特許
J-GLOBAL ID：201403067924189382

情報処理装置

発明者：
内垣内 洋

内垣内 洋 について

, 
黒土 健三

黒土 健三 について

, 
三浦 誓士

三浦 誓士 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： ポレール特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2012-130641
公開番号（公開出願番号）：特開2013-254419
出願日： 2012年06月08日
公開日（公表日）： 2013年12月19日
要約：
【課題】安価で大容量かつ高速に動作するメモリを有しグラフデータ処理に適した情報処理装置を提供する。【解決手段】情報処理回路を有する情報処理サブシステムと、該情報処理サブシステムとデータ通信を行うメモリサブシステムとを備え、前記メモリサブシステムは、第一のメモリと、第二のメモリと、該第一及び第二のメモリよりも読み出し及び書き込みレイテンシが長い第三のメモリと、前記第一のメモリと第二のメモリと前記第三のメモリの間でデータ転送を制御するメモリコントローラとを有し、グラフデータは前記第三のメモリに保存され、該メモリコントローラは、前記グラフデータの一部であるデータブロックを解析し、該解析結果に基づき、前記処理の実行に必要な次のデータブロックを前記第三のメモリから前記第一もしくは第二のメモリへ転送するプレロード動作を繰り返し行い、同時に前記情報処理回路は、前記プレロード機能が実行されている転送先とは異なる第一もしくは第二のメモリからグラフデータを読み出してグラフ処理を行う。【選択図】図1
請求項（抜粋）：
情報処理サブシステムと、該情報処理サブシステムとデータ通信を行うメモリサブシステムとを備えた情報処理装置であって、 前記情報処理サブシステムは、グラフ処理命令に従ってグラフの処理を行う情報処理回路を有し、 前記メモリサブシステムは、第一のメモリと、第二のメモリと、該第一及び第二のメモリよりも読み出し及び書き込みレイテンシが長い第三のメモリと、前記第一のメモリと前記第二のメモリと前記第三のメモリ間でデータ転送を制御するメモリコントローラとを有し、 前記グラフの処理の対象となるグラフデータは、グラフの各頂点に該各頂点を一意に特定するIDが割り当てられており、前記頂点の1つに割り当てられたIDが分かれば、該頂点と関係性を持つ他の頂点のIDがアドレス空間でどの場所にあるのか特定できるデータであり、複数のデータブロックから構成され、 前記データブロックは、前記1つの頂点のIDを前記メモリコントローラによって解析することで判明するアドレスに対応する全データもしくはデータの一部であり、その中に少なくとも前記1つの頂点のIDが記録されており、 前記メモリコントローラは、 前記第三のメモリに、処理の対象となる前記グラフデータを格納する機能と、 複数の前記データブロックを前記第三のメモリから前記第一もしくは前記第二のメモリへ転送するプレロード機能とを有し、 前記メモリコントローラは該プレロード機能により、 1つの前記データブロックAに含まれる少なくとも1つの前記頂点のIDを自律的に解析し、当該情報処理回路が次に必要とする少なくとも1つの前記データブロックBのアドレスを計算し、当該データブロックBを前記第三のメモリから前記第一のメモリもしくは前記第二のメモリへ転送し、 続けて、以前に前記第三のメモリから前記第一もしくは前記第二のメモリへ転送した前記データブロックAもしくはBもしくはA及びBとは異なる前記データブロックCに含まれる少なくとも1つの前記頂点のIDを解析し、当該情報処理回路が次に必要とする少なくとも1つの前記データブロックDのアドレスを計算し、当該データブロックDを前記第三のメモリから前記第一もしくは前記第二のメモリへ転送し、 以下同様に複数のデータブロックを前記第三のメモリから第一もしくは第二のメモリへ転送し、 前記情報処理回路において、前記プレロード機能が実行されている前記データブロックの転送先とは異なる前記第一もしくは第二のメモリから、前記グラフデータを読み出し、前記処理命令に従って該グラフデータの処理を実行することを特徴とする情報処理装置。
IPC (1件)：
G06F 12/08
FI (3件)：
G06F12/08 505Z ,  G06F12/08 559D ,  G06F12/08 511Z
Fターム (6件)：
5B005JJ11 ,  5B005KK13 ,  5B005LL15 ,  5B005NN11 ,  5B005NN22 ,  5B005UU12
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM