特許

J-GLOBAL ID：201403069803866975

基板の処理のための改善されたシステム

発明者： ペク、スン ホ ,  チョン、ヨン ジェ ,  キム、テ ジン
出願人/特許権者： ロッコ システムズ ピーティーイー リミテッド
代理人 (1件)： 特許業務法人 ユニアス国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2013-556584
公開番号（公開出願番号）：特表2014-517254
出願日： 2012年03月02日
公開日（公表日）： 2014年07月17日
要約：

ICユニットの処理方法であって、基板から前記ICユニットを切り出すステップと、前記ICユニットをアイドルブロックへと配送するステップと、前記ユニットが前記アイドルブロック上に位置する間に、前記ユニットの前記切り出しステップにおける露出面を、検査装置を用いて検査するステップと、前記ユニットをピッカーアセンブリに係合するステップと、前記ユニットの反対側の面を検査するために、前記ユニットを第2の検査装置の上方を通すステップと、を含む方法。【選択図】図2

請求項（抜粋）：

ICユニットの処理方法であって、 基板から前記ICユニットを切り出すステップと、 前記ICユニットをアイドルブロックへと配送するステップと、 前記ユニットが前記アイドルブロック上に位置する間に、前記ユニットの前記切り出しステップにおける露出面を、検査装置を用いて検査するステップと、 前記ユニットをピッカーアセンブリに係合するステップと、 前記ユニットの反対側の面を検査するために、前記ユニットを第2の検査装置の上方を通すステップと、を含む方法。

IPC (2件)：

G01N 21/956 ,  H01L 21/301

FI (2件)：

G01N21/956 Z ,  H01L21/78 F

Fターム (24件)：

2G051AA61 ,  2G051AC01 ,  2G051BA10 ,  2G051BA11 ,  2G051BB01 ,  2G051BB07 ,  2G051BC01 ,  2G051CA04 ,  2G051DA01 ,  2G051DA05 ,  2G051DA13 ,  3L113AA01 ,  3L113AB02 ,  3L113AB05 ,  3L113AC08 ,  3L113AC54 ,  3L113AC56 ,  3L113AC76 ,  3L113BA34 ,  3L113DA24 ,  5F063AA48 ,  5F063BA17 ,  5F063CC52 ,  5F063DD04