特許
J-GLOBAL ID：201403070820293626
逐次比較型A/Dコンバータ及び逐次比較型A/Dコンバータの補正チャージ方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2012-231523
公開番号（公開出願番号）：特開2014-086748
出願日： 2012年10月19日
公開日（公表日）： 2014年05月12日
要約：
【課題】 容量アレイ部の容量に断線が発生しても正常なA/D変換を行うことができる逐次比較型A/Dコンバータ及び逐次比較型A/Dコンバータの補正チャージ方法を提供すること。【解決手段】容量アレイ素子群2は、信号線8に接続され、それぞれ容量値が異なる複数の容量が並列に配列される。コンパレータ4は、信号線8とグランド電圧GNDとを比較する。誤差検出部5は、容量検査情報21と期待値テーブル22とから誤差を検出する。補正チャージ決定部6は、誤差検出結果と比較結果とに基づき、複数の容量のそれぞれに対する補正チャージ回数を決定する。記憶装置7は、複数の容量のそれぞれに対する補正チャージ回数を記憶する。制御回路1は、複数の容量への補正チャージ動作を制御する。補正チャージ回路3は、補正チャージ回数に対応する電荷を、複数の容量のうちで制御回路1が指定した容量に補正チャージする。【選択図】図1A
請求項（抜粋）：
一端が共通線と接続され、それぞれ容量値が異なる複数の容量が並列に配列され、入力アナログ信号がサンプリングされる容量アレイ部と、
前記共通線と基準電圧とを比較する比較器と、
予め定められた前記複数の容量のそれぞれの容量値の期待値と、予め与えられた前記複数の容量のそれぞれの容量値の実測値と、の間の誤差を検出する誤差検出部と、
前記誤差検出部での誤差検出結果と前記比較器での比較結果とに基づき、前記複数の容量のそれぞれに対する補正チャージ回数を決定する補正チャージ決定部と、
前記補正チャージ決定部で決定された前記複数の容量のそれぞれに対する前記補正チャージ回数を記憶する記憶部と、
前記記憶部に記憶された前記複数の容量のそれぞれに対する前記補正チャージ回数に基づき、前記容量アレイ部の前記複数の容量への補正チャージ動作を制御する制御回路と、
前記制御回路からの制御信号により、前記補正チャージ回数に対応する電荷を、前記複数の容量のうちで前記制御回路が指定した容量に補正チャージする補正チャージ回路と、を備える、
逐次比較型A/Dコンバータ。
IPC (2件)：
FI (2件)：
Fターム (7件)：
5J022AA02
, 5J022AC04
, 5J022CA10
, 5J022CB01
, 5J022CB06
, 5J022CD02
, 5J022CF01
