特許

J-GLOBAL ID：201403071729330574

データ受信回路、データ受信方法及びドライバ回路

発明者： 平嶋 康伯
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2012-207039
公開番号（公開出願番号）：特開2014-062972
出願日： 2012年09月20日
公開日（公表日）： 2014年04月10日
要約：

【課題】従来の技術では、入力信号に基づき生成するクロック信号の周波数を入力信号の周波数の変化に追従させることが困難である問題がある。【解決手段】一実施の形態によれば、データ受信回路は、入力信号Sinから内部クロック信号iCLKを生成するクロック復元部13と、内部クロック信号iCLKの周波数に応じた周波数を有する復元クロック信号を出力するクロック生成部14と、を有し、内部クロック信号iCLKのパルス数と入力信号Sinのパルス数とが不一致である場合にリセット信号RESをイネーブル状態とし、リセット信号RESがイネーブル状態となったことに応じて、内部クロック信号iCLKとして入力信号Sinを出力し、当該入力信号Sinに基づき多相クロック信号SCLKの周波数を更新する。【選択図】図2

請求項（抜粋）：

クロック成分がデータ信号に埋め込まれたエンベデッドクロック方式の入力信号から内部クロック信号を生成するクロック復元部と、 前記内部クロック信号の周波数に応じた周波数を有する多相クロック信号を生成し、前記多相クロック信号から選択した1つの信号を復元クロック信号として出力するクロック生成部と、 前記内部クロック信号のパルス数と前記入力信号のパルス数とを比較し、比較結果が不一致である場合に前記クロック復元部に出力するリセット信号をイネーブル状態とするロック判定回路と、を有し、 前記クロック復元部は、前記リセット信号がイネーブル状態となったことに応じて前記内部クロック信号として前記入力信号を前記クロック生成部に与えるデータ受信回路。

IPC (3件)：

G09G 3/36 ,  G09G 3/20 ,  G02F 1/133

FI (8件)：

G09G3/36 ,  G09G3/20 612K ,  G09G3/20 623J ,  G09G3/20 623R ,  G09G3/20 633E ,  G09G3/20 612L ,  G09G3/20 621A ,  G02F1/133 550

Fターム (19件)：

2H193ZA04 ,  2H193ZF20 ,  2H193ZF31 ,  5C006AF25 ,  5C006AF51 ,  5C006AF71 ,  5C006AF72 ,  5C006BB16 ,  5C006BC12 ,  5C006BC16 ,  5C006BF22 ,  5C006BF23 ,  5C080AA10 ,  5C080BB05 ,  5C080DD08 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04