特許
J-GLOBAL ID：201403071942287178

積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板

発明者：
パク・サン・ス

パク・サン・ス について

, 
パク・ミン・チョル

パク・ミン・チョル について

, 
アン・ヨン・ギュ

アン・ヨン・ギュ について

, 
イ・ビョン・ファ

イ・ビョン・ファ について


出願人/特許権者：
サムソン エレクトロ-メカニックス カンパニーリミテッド.

サムソン エレクトロ-メカニックス カンパニーリミテッド. について


代理人 (2件)： 加藤 公延 ,  福川 晋矢
公報種別：公開公報
出願番号（国際出願番号）：特願2013-049972
公開番号（公開出願番号）：特開2014-120754
出願日： 2013年03月13日
公開日（公表日）： 2014年06月30日
要約：
【課題】圧電現象により発生する騒音を低減し、プリント基板から突然分離されることを防止する。【解決手段】本発明の積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック本体と、誘電体層を介してセラミック本体の両端面から交互に露出するように形成された複数の第1及び第2内部電極を含んで容量が形成されるアクティブ層と、アクティブ層の上部の上部カバー層と、アクティブ層の下部の、上部カバー層より厚い下部カバー層と、セラミック本体の両端面を覆うように形成された第1及び第2外部電極とを含み、セラミック本体の上部長さ、中間部長さ、及び下部長さの平均をI、第1外部電極の上部長さ、中間部長さ、及び下部長さと第2外部電極の上部長さ、中間部長さ、及び下部長さとを全て加算した値の平均をBWと規定するとき、BW/Iが、0.105≦BW/I≦1.049の範囲を満たす。【選択図】図3
請求項（抜粋）：
複数の誘電体層が積層されたセラミック本体と、 前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第1及び第2内部電極を含んで容量が形成されるアクティブ層と、 前記アクティブ層の上部に形成された上部カバー層と、 前記アクティブ層の下部に形成され、前記上部カバー層より厚い下部カバー層と、 前記セラミック本体の両端面を覆うように形成された第1及び第2外部電極とを含み、 前記セラミック本体の上部長さ、中間部長さ、及び下部長さの平均をI、前記第1外部電極の上部長さ、中間部長さ、及び下部長さと前記第2外部電極の上部長さ、中間部長さ、及び下部長さとを全て加算した値の平均をBWと規定するとき、 BW/Iが、0.105≦BW/I≦1.049の範囲を満たす、積層セラミックキャパシタ。
IPC (3件)：
H01G 4/12 ,  H01G 4/232 ,  H01G 4/30
FI (5件)：
H01G4/12 346 ,  H01G4/12 349 ,  H01G4/12 352 ,  H01G4/30 301A ,  H01G4/30 301B
Fターム (17件)：
5E001AB03 ,  5E001AE02 ,  5E001AE03 ,  5E001AF06 ,  5E082AA01 ,  5E082AB03 ,  5E082BC40 ,  5E082EE04 ,  5E082EE23 ,  5E082EE35 ,  5E082FF05 ,  5E082FG04 ,  5E082FG26 ,  5E082FG46 ,  5E082FG54 ,  5E082GG10 ,  5E082PP09
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM