特許

J-GLOBAL ID：201403073237229374

トランジスタ回路

発明者： 西川 英敏
出願人/特許権者： シャープ株式会社
代理人 (2件)： 佐野 静夫 ,  井上 温
公報種別：公開公報
出願番号（国際出願番号）：特願2013-035778
公開番号（公開出願番号）：特開2014-165722
出願日： 2013年02月26日
公開日（公表日）： 2014年09月08日
要約：

【課題】従来のプロセスを用いて製造可能であり、オン抵抗を従来と同等レベルとし、コラプスの発生を抑制できるトランジスタ回路を提供する。【解決手段】コラプスの発生が懸念される第1のトランジスタと、前記第1のトランジスタに比してコラプスが発生しにくく、前記第1のトランジスタと並列接続される第2のトランジスタと、を備え、前記第2のトランジスタが前記第1のトランジスタよりも先にオフからオンにされるようタイミング制御されるトランジスタ回路とする。【選択図】図1

請求項（抜粋）：

コラプスの発生が懸念される第1のトランジスタと、 前記第1のトランジスタに比してコラプスが発生しにくく、前記第1のトランジスタと並列接続される第2のトランジスタと、を備え、 前記第2のトランジスタが前記第1のトランジスタよりも先にオフからオンにされるようタイミング制御されることを特徴とするトランジスタ回路。

IPC (3件)：

H03K 17/00 ,  H01L 27/06 ,  H01L 21/823

FI (2件)：

H03K17/00 B ,  H01L27/06 102A

Fターム (12件)：

5F048AC09 ,  5F048AC10 ,  5F048BA03 ,  5F048BA15 ,  5F048BC03 ,  5J055AX37 ,  5J055AX38 ,  5J055DX23 ,  5J055EY21 ,  5J055GX01 ,  5J055GX04 ,  5J055GX07