特許
J-GLOBAL ID：201403073260189363
駆動回路、半導体集積回路、及び駆動回路の制御方法
発明者：
出願人/特許権者：
代理人 (3件)：
中島 淳
, 加藤 和詳
, 福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2013-080261
公開番号（公開出願番号）：特開2014-204354
出願日： 2013年04月08日
公開日（公表日）： 2014年10月27日
要約：
【課題】大容量のスイッチング素子を駆動する際に生じる過電圧を効率的に抑制する。【解決手段】駆動回路10は、ノーマリーオン形のパワートランジスタPTrと直列接続されるノーマリーオフ形のトランジスタMaを備える。コントロール回路36は、パワートランジスタをオフする際、パワートランジスタのゲート電圧VGを下げる。また、コントロール回路は、トランジスタMaをオフし、かつ、トランジスタMaのドレインDと電源ライン20とを接続するトランジスタMbをオンし、過電圧が発生した際に、トランジスタMbを介して過電圧の電力を電源ラインに回生する。【選択図】図1
請求項（抜粋）：
第1のスイッチング素子のソースに直列に接続され、前記第1のスイッチング素子がオンされるときにオンされ、前記第1のスイッチング素子がオフされるときにオフされる第2のスイッチング素子と、
前記第2のスイッチング素子のドレインと電源ラインとの間に設けられ、前記第2のスイッチング素子をオフさせる信号に応じて、前記第2のスイッチング素子のドレインを前記電源ラインに接続する通電素子と、
を含む駆動回路。
IPC (2件)：
FI (2件)：
H03K17/08 C
, H03K17/687 B
5J055AX32
, 5J055BX16
, 5J055DX12
, 5J055EY10
, 5J055EY12
, 5J055EY21
, 5J055FX05
, 5J055FX19
, 5J055GX01
, 5J055GX02
, 5J055GX04
