特許
J-GLOBAL ID：201403073856848380
半導体装置及び配線基板
発明者：
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2013-081064
公開番号（公開出願番号）：特開2014-204057
出願日： 2013年04月09日
公開日（公表日）： 2014年10月27日
要約：
【課題】コストを抑えつつ、良好な信号の伝送特性を実現する。【解決手段】半導体装置(100)は、半導体チップ(2)と配線基板(1)を有する。配線基板は、半導体チップに接続される規則的に配列された複数の第1及び第2信号電極(10_Rx、10_Tx)が形成された第1主面と第2主面の間に配線領域を有する。第1及び第2信号電極は、その配列中に分散して配置される。配線領域は、コア基板(21)と、その両面に形成された配線層(20、22)と、インピーダンス整合のための容量を形成する、複数の第1スルーホール(CR1)及び第1主面側の配線層を貫通する複数の第1ビア(CT1)を有する。第1スルーホールは、第1信号電極から第1配線長(LR1)だけ離れた位置で第1信号配線と接続され、第1ビアは、第2信号電極から第1配線長と実質的に等しい第2配線長(LT1)だけ離れた位置で第2信号配線と接続される。【選択図】図10
請求項（抜粋）：
半導体チップと、前記半導体チップが搭載される配線基板と、を有する半導体装置であって、
前記配線基板は、
前記半導体チップと電気的に接続される複数の第1電極が形成された第1主面と、
前記第1主面に対向する第2主面と、
前記第1主面と前記第2主面との間に設けられた配線領域と、を有し、
前記第1電極は、規則的に配列された、所定の周波数の信号の供給を受けるための複数の第1信号電極及び第2信号電極を含み、
前記第1信号電極と第2信号電極とは、その配列中に分散して配置され、
前記配線領域は、
コア基板と、
前記コア基板の両面に夫々形成された複数の配線層と、
インピーダンスを整合する容量を形成するための、前記コア基板を貫通する複数の第1スルーホールと、
インピーダンスを整合する容量を形成するための、前記コア基板の前記第1主面側に形成された前記配線層を貫通する複数の第1ビアと、
対応する前記第1信号電極に接続される複数の第1信号配線と、
対応する前記第2信号電極に接続される複数の第2信号配線と、を含み、
前記第1スルーホールは、前記第1信号電極から第1配線長だけ離れた位置で前記第1信号配線に接続され、
前記第1ビアは、前記第2信号電極から、前記第1配線長と実質的に等しい第2配線長だけ離れた位置で前記第2信号配線に接続される、半導体装置。
IPC (2件)：
FI (6件)：
H01L23/12 301
, H01L23/12 Q
, H05K3/46 Q
, H05K3/46 Z
, H05K3/46 B
, H05K3/46 N
5E346AA02
, 5E346AA43
, 5E346BB02
, 5E346CC04
, 5E346CC09
, 5E346CC32
, 5E346CC34
, 5E346DD24
, 5E346DD33
, 5E346FF07
, 5E346FF13
, 5E346FF14
, 5E346GG15
, 5E346GG17
, 5E346GG22
, 5E346GG28
, 5E346HH03
