特許

J-GLOBAL ID：201403075164998970

半導体装置およびその製造方法

発明者： 平野 有一
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-009149
公開番号（公開出願番号）：特開2014-143234
出願日： 2013年01月22日
公開日（公表日）： 2014年08月07日
要約：

【課題】I/Oトランジスタにおけるインパクトイオン化およびそれに起因するオン耐圧の低下が抑制される、半導体装置およびその製造方法を提供する。【解決手段】入出力回路を構成するn型チャネルの第1のトランジスタITRと、主表面上に形成された、論理回路を構成するn型チャネルの第2のトランジスタCTRとを備える。第1のトランジスタITRのソース領域またはドレイン領域について、第1のn型不純物領域NR21の最大不純物濃度は第2のn型不純物領域NR22の最大不純物濃度よりも高い。第2のトランジスタCTRのソース領域またはドレイン領域について、第3のn型不純物領域NR1Oの最大不純物濃度は第4のn型不純物領域NR1Xの最大不純物濃度よりも高い。第1のn型不純物領域NR21の最大不純物濃度は第3のn型不純物領域NR1Oの最大不純物濃度よりも低い。【選択図】図17

請求項（抜粋）：

主表面を有する半導体基板と、 前記主表面上に形成された、入出力回路を構成するn型チャネルの第1のトランジスタと、 前記主表面上に形成された、論理回路を構成するn型チャネルの第2のトランジスタとを備える半導体装置であって、 前記第1のトランジスタのソース領域またはドレイン領域は、第1のn型不純物領域および前記第1のn型不純物領域を取り囲むように形成された第2のn型不純物領域を有し、 前記第2のトランジスタのソース領域またはドレイン領域は、第3のn型不純物領域を有し、 前記第1のn型不純物領域の最大不純物濃度は前記第2のn型不純物領域の最大不純物濃度よりも高く、 前記第1のn型不純物領域の最大不純物濃度は前記第3のn型不純物領域の最大不純物濃度よりも低い、半導体装置。

IPC (2件)：

H01L 21/823 ,  H01L 27/088

FI (2件)：

H01L27/08 102B ,  H01L27/08 102C

Fターム (22件)：

5F048AA01 ,  5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB03 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB12 ,  5F048BB16 ,  5F048BC06 ,  5F048BC19 ,  5F048BC20 ,  5F048BD04 ,  5F048BD10 ,  5F048BE03 ,  5F048BF06 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27