特許

J-GLOBAL ID：201403075738627372

遊技機

発明者： 松岡 和人
出願人/特許権者： 株式会社藤商事
代理人 (2件)： 野中 誠一 ,  磯邉 毅
公報種別：公開公報
出願番号（国際出願番号）：特願2012-129281
公開番号（公開出願番号）：特開2013-252263
出願日： 2012年06月06日
公開日（公表日）： 2013年12月19日
要約：

【課題】電断状態が繰り返される場合でも、異常動作の可能性を低減化する。【解決手段】電源電圧の異常降下時に起動される割込み処理には、スタックポインタが示すスタック領域に保存するスタック処理(ST61)と、スタックポインタの値を第一箇所に保存するポインタ記憶処理(ST62)と、が設けられ、CPUのリセット時に起動される初期処理(ST1)には、第一箇所のデータを判定する第一判定処理(ST44)と、第一箇所のデータが正当でない場合に報知動作を繰り返す報知処理(ST49)と、第一箇所のデータが正当である場合に、第一箇所のデータをスタックポインタに格納するポインタ復帰処理(ST50)と、スタック領域のデータをレジスタに格納するレジスタ復帰処理(ST56)と、レジスタ復帰処理の後、スタック領域に記憶されたアドレス情報に基づいて、電源遮断時の制御処理を再開する動作復帰処理(ST58)と、が設けられている。【選択図】図10

請求項（抜粋）：

CPUのリセット時に起動される初期処理と、電源電圧の異常降下時には実行中の制御処理を中断して起動され、中断した制御処理に関するアドレス情報をスタック領域に保存して動作する割込み処理と、を有して構成され、スタック領域とワーク領域とに区分された揮発性メモリの記憶内容を適宜に参照して制御処理を進行させると共に、電源遮断後も揮発性メモリの内容を維持することで、電断復帰後に電源遮断時の制御処理を再開可能に構成された遊技機であって、 前記割込み処理には、 CPUのレジスタの全部又は一部を、スタックポインタが示すスタック領域に保存すると共に、スタックポインタの値を順方向に更新するスタック処理と、スタック処理後のスタックポインタの値を、ワーク領域の第一箇所に保存するポインタ記憶処理と、が設けられ、 前記初期処理には、 第一箇所のデータが正当か否かを判定する第一判定処理と、第一箇所のデータが正当でない場合に機能して、エラー状態の報知動作を実行するか、揮発性メモリの内容を消去する異常対応処理と、第一箇所のデータが正当である場合に機能して、第一箇所のデータをスタックポインタに格納するポインタ復帰処理と、前記ポインタ復帰処理後のスタックポインタが示すスタック領域のデータをレジスタに格納すると共に、スタックポインタを逆方向に更新するレジスタ復帰処理と、前記レジスタ復帰処理の後、スタック領域に記憶されたアドレス情報に基づいて、電源遮断時の制御処理を再開する動作復帰処理と、が設けられていることを特徴とする遊技機。

IPC (1件)：

A63F 5/04

FI (1件)：

A63F5/04 512Z

Fターム (37件)：

2C082AA02 ,  2C082AB12 ,  2C082AC14 ,  2C082AC32 ,  2C082BA02 ,  2C082BA07 ,  2C082BA13 ,  2C082BA22 ,  2C082BA35 ,  2C082CA02 ,  2C082CA25 ,  2C082CA27 ,  2C082CA29 ,  2C082CB04 ,  2C082CB12 ,  2C082CB23 ,  2C082CB33 ,  2C082CB42 ,  2C082CC01 ,  2C082CC12 ,  2C082CC24 ,  2C082CC32 ,  2C082CD12 ,  2C082CD18 ,  2C082CD23 ,  2C082CD55 ,  2C082CE12 ,  2C082CE15 ,  2C082CE23 ,  2C082DA14 ,  2C082DA32 ,  2C082DA52 ,  2C082DA55 ,  2C082DA63 ,  2C082DA65 ,  2C082DA80 ,  2C082EA26