特許
J-GLOBAL ID：201403076317170779

半導体装置、半導体パッケージの製造方法及び半導体パッケージ

発明者：
山邉 泰史

山邉 泰史 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2012-155868
公開番号（公開出願番号）：特開2014-017454
出願日： 2012年07月11日
公開日（公表日）： 2014年01月30日
要約：
【課題】突起電極を備えた半導体装置とその相手側基板とを接合不良の発生を抑えて接合する。【解決手段】半導体装置10は、電極部21aaを有する半導体素子20、及びその電極部21aa上に配設された突起電極30を含む。突起電極30は、電極部21aa上に設けられた柱状部31、その柱状部31上に設けられて柱状部31の対向する側縁部間に渡って延在する突起部32、及びその突起部32を被覆する半田部33を有する。突起電極30にこのような突起部32を設けることで、半導体装置10とその相手側基板とをショート、オープン等の不良の発生を抑えて接合することが可能になる。【選択図】図1
請求項（抜粋）：
第1電極部を有する半導体素子と、 前記第1電極部上に配設された第1突起電極と を含み、 前記第1突起電極は、 前記第1電極部上に設けられた第1柱状部と、 前記第1柱状部上に設けられ、前記第1柱状部の対向する側縁部間に渡って延在する第1突部と、 前記第1突部を被覆する第1半田部と を有することを特徴とする半導体装置。
IPC (4件)：
H01L 21/60 ,  H01L 25/07 ,  H01L 25/065 ,  H01L 25/18
FI (3件)：
H01L21/92 602G ,  H01L21/60 311Q ,  H01L25/08 B
Fターム (6件)：
5F044KK01 ,  5F044KK05 ,  5F044KK17 ,  5F044LL05 ,  5F044QQ02 ,  5F044QQ08
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM