特許

J-GLOBAL ID：201403082668544535

半導体装置とその製造方法

発明者： 草▲なぎ▼ 惠與 ,  長谷川 優
出願人/特許権者： ピーエスフォー ルクスコ エスエイアールエル
代理人 (4件)： 鷲頭 光宏 ,  緒方 和文 ,  黒瀬 泰之 ,  三谷 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2013-110213
公開番号（公開出願番号）：特開2014-229831
出願日： 2013年05月24日
公開日（公表日）： 2014年12月08日
要約：

【課題】記憶容量の大きな複数の半導体チップを配線基板にフリップチップ実装する。【解決手段】半導体装置100は、複数の接続パッド112を有する配線基板102と、略長方形面を有し、短辺側に電極パッド116が形成され、配線基板102の上に配置されるメモリチップ104と、略長方形面を有し、短辺側に電極パッド118が形成され、メモリチップ104の上に配置されるメモリチップ106と、メモリチップ104,106を覆う封止樹脂134を含む。メモリチップ106の長軸方向はメモリチップ104の長軸方向と略直交する。メモリチップ106は、配線基板102における接続パッド112とバンプ電極126を介して接続される。【選択図】図1

請求項（抜粋）：

複数の第1の接続パッドを有する第1の配線基板と、 略長方形面を有し、短辺側に第1の電極パッドが形成され、前記第1の配線基板の上に配置される第1の半導体チップと、 略長方形面を有し、短辺側に第2の電極パッドが形成され、前記第1の半導体チップの上に配置される第2の半導体チップと、 前記第1および第2の半導体チップを覆う封止樹脂と、を備え、 前記第1の半導体チップの長軸方向は前記第2の半導体チップの長軸方向と略直交し、 前記第2の半導体チップにおける前記第2の電極パッドは、前記第1の配線基板における前記第1の接続パッドと第2のバンプ電極を介して接続されることを特徴とする半導体装置。

IPC (5件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 ,  H01L 23/28

FI (4件)：

H01L25/08 Z ,  H01L21/60 311S ,  H01L21/60 301A ,  H01L23/28 Z

Fターム (13件)：

4M109AA01 ,  4M109BA03 ,  4M109CA21 ,  4M109CA22 ,  4M109DB14 ,  4M109EA02 ,  4M109EB11 ,  4M109EE01 ,  5F044AA07 ,  5F044FF04 ,  5F044LL01 ,  5F044QQ02 ,  5F044RR01