特許

J-GLOBAL ID：201403083348947573

スルーレート制御を利用した時間差増幅器及び時間差増幅方法

発明者： 權 慧貞 ,  朴 鴻濬
出願人/特許権者： 浦項工科大學校 産學協力團
代理人 (3件)： 山田 卓二 ,  田中 光雄 ,  川端 純市
公報種別：特許公報
出願番号（国際出願番号）：特願2012-110883
公開番号（公開出願番号）：特開2013-201740
特許番号：特許第5411315号
出願日： 2012年05月14日
公開日（公表日）： 2013年10月03日
請求項（抜粋）：

【請求項1】 第1入力端子に入力される第1デジタル入力信号がシフトされる時、第1充電用キャパシタに電源電圧のレベルで充電された電圧に対して第1スルーレートを設定して前記第1スルーレートで低下される第1出力電圧を発生した後、第2入力端子に入力される第2デジタル入力信号がシフトされて第1デジタル入力信号と第2デジタル入力信号の状態がすべて初期状態から変わる時、前記第1スルーレートを第2スルーレートに変更して前記第2スルーレートで低下される第1出力電圧を発生する第1スルーレート設定部及び前記第1スルーレート設定部から出力される第1出力電圧を基準電圧と比較してそれによる第1デジタル信号を出力する第1電圧比較器を具備する第1デジタル信号出力部;並びに 第3入力端子に入力される前記第2デジタル入力信号がシフトされないことに基づいて第2充電用キャパシタに充電された電源電圧レベルの電圧をそのまま第2出力電圧として出力し、第3入力端子に入力される前記第2デジタル入力信号がシフトされて第1デジタル入力信号と第2デジタル入力信号の状態がすべて初期状態から変わる時、電源電圧のレベルで充電された電圧に対して第2スルーレートを設定して前記第2スルーレートで低下される第2出力電圧を発生する第2スルーレート設定部及び前記第2スルーレート設定部から出力される第2出力電圧を前記基準電圧と比較してそれによる第2デジタル信号を出力する第2電圧比較器を具備する第2デジタル信号出力部;を含むことを特徴とするスルーレート制御を利用した時間差増幅器。

IPC (1件)：

H03M 1/50 ( 200 6.01)

FI (1件)：

H03M 1/50

引用文献：

審査官引用 (4件)

• "A CMOS time amplifier for Femto-second resolution timing measurement"
• "Embedded Measurement of GHz Digital Signals With Time Amplification in CMOS"
• "Built-in Jitter Measurement Circuit With Calibration Techniques for a 3-GHz Clock Generator"
• "A 9b 1.25ps Resolution Coarse-Fine Time-to-Digital Converter in 90nm CMOS that Amplifies a Time Res