特許

J-GLOBAL ID：201403085520528530

デジタル信号処理装置

発明者： 大門 孝幸
出願人/特許権者： 旭化成エレクトロニクス株式会社
代理人 (1件)： 龍華国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2013-109352
公開番号（公開出願番号）：特開2014-230167
出願日： 2013年05月23日
公開日（公表日）： 2014年12月08日
要約：

【課題】A/D変換器を有するデジタル信号処理装置において高速動作を実現する。【解決手段】デジタル信号の量子化による量子化誤差成分をノイズシェーピングするノイズシェーピング部と、ノイズシェーピング部から出力されるノイズシェーピング信号とデジタル信号とを加減算する加減算部と、加減算された信号を量子化する量子化器とを備え、ノイズシェーピング部は、量子化誤差成分を含む信号が入力される第1遅延素子と、第1遅延素子から出力された信号が入力される、乗算器およびAND論理回路のいずれか一つと、ノイズシェーピング部において信号を加減算する加減算部とを有し、乗算器およびAND論理回路のいずれか一つと加減算部との間に第2遅延素子を有するデジタル信号処理装置を提供する。【選択図】図4

請求項（抜粋）：

デジタル信号の量子化による量子化誤差成分をノイズシェーピングするノイズシェーピング部と、 前記ノイズシェーピング部から出力されるノイズシェーピング信号と前記デジタル信号とを加減算する加減算部と、 前記加減算された信号を量子化する量子化器と を備え、 前記ノイズシェーピング部は、 前記量子化誤差成分を含む信号が入力される第1遅延素子と、 前記第1遅延素子から出力された信号が入力される、乗算器およびAND論理回路のいずれか一つと、 前記ノイズシェーピング部において信号を加減算する加減算部と を有し、 前記乗算器およびAND論理回路のいずれか一つと前記加減算部との間に第2遅延素子を有するデジタル信号処理装置。

IPC (2件)：

H03M 3/00 ,  H03M 1/08

FI (2件)：

H03M3/00 ,  H03M1/08 A

Fターム (8件)：

5J022AA01 ,  5J022BA02 ,  5J064AA01 ,  5J064BB07 ,  5J064BC06 ,  5J064BC08 ,  5J064BC10 ,  5J064BC16