特許

J-GLOBAL ID：201403092181935208

半導体記憶装置

発明者： 藤村 朋史
出願人/特許権者： 株式会社東芝
代理人 (1件)： きさらぎ国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2013-061332
公開番号（公開出願番号）：特開2014-186783
出願日： 2013年03月25日
公開日（公表日）： 2014年10月02日
要約：

【課題】フラグデータの読出時間を短縮できる半導体記憶装置を提供する。【解決手段】第1メモリセルは、第1データを記憶する。第2メモリセルは、第1データの書き込み状況を示す第2データを記憶する。ワード線は、第1メモリセルのゲート及び第2メモリセルのゲートに電気的に接続される。第1ビット線は、第1メモリセルから第1データを読み出す。第2ビット線は、第2メモリセルから第2データを読み出す。第1センスアンプは、第1ビット線を介して第1メモリセルから第1データを読み出す。第2センスアンプは、第2ビット線を介して第2メモリセルから第2データを読み出す。アキュムレータは、第1データ及び第2データを一時的に記憶する。第1バス線は、第1センスアンプからアキュムレータに第1データを転送する。第2バス線は、第2センスアンプからアキュムレータに第2データを転送する。【選択図】図4

請求項（抜粋）：

第1データを記憶する第1メモリセルと、 前記第1データの書き込み状況を示す第2データを記憶する第2メモリセルと、 前記第1メモリセルのゲート及び前記第2メモリセルのゲートに電気的に接続されるワード線と、 前記第1メモリセルから前記第1データを読み出す第1ビット線と、 前記第2メモリセルから前記第2データを読み出す第2ビット線と、 前記第1ビット線を介して前記第1メモリセルから前記第1データを読み出す第1センスアンプと、 前記第2ビット線を介して前記第2メモリセルから前記第2データを読み出す第2センスアンプと、 前記第1データ及び前記第2データを一時的に記憶するアキュムレータと、 前記第1センスアンプから前記アキュムレータに前記第1データを転送する第1バス線と、 前記第2センスアンプから前記アキュムレータに前記第2データを転送する第2バス線とを備え、 前記第2バス線は、前記第1バス線よりも短く、 前記アキュムレータは、 前記第1バス線に接続され、前記第1データを一時的に記憶する第1アキュムレータと、 前記第2バス線に接続され、前記第2データを一時的に記憶する第2アキュムレータとを備える ことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  G11C 16/02

FI (4件)：

G11C17/00 634G ,  G11C17/00 601E ,  G11C17/00 634C ,  G11C17/00 634A

Fターム (17件)：

5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125CA30 ,  5B125DE09 ,  5B125DE14 ,  5B125EA05 ,  5B125EA07 ,  5B125EA10 ,  5B125ED04 ,  5B125ED07 ,  5B125EE04 ,  5B125EE10 ,  5B125EE14 ,  5B125EE18 ,  5B125EE19 ,  5B125FA07