特許

J-GLOBAL ID：201403096690734101

マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム

発明者： 山下 浩一郎 ,  山内 宏真 ,  宮▲崎▼ 清志
出願人/特許権者： 富士通株式会社
代理人 (1件)： 酒井 昭徳
公報種別：特許公報
出願番号（国際出願番号）：特願2013-200455
公開番号（公開出願番号）：特開2014-017013
特許番号：特許第5582241号
出願日： 2013年09月26日
公開日（公表日）： 2014年01月30日
請求項（抜粋）：

【請求項1】 複数のスレッドがそれぞれ割り当てられる複数のコアと、 前記複数のスレッドの実行を切り替える所定の切り替え時間を記憶する記憶部と、 を有するマルチコアプロセッサシステムであって、前記複数のコアのうち第1のコアは、 前記複数のスレッドの処理を前記所定の切り替え時間に基づいて切り替え、前記複数のスレッドの実際の切り替え時間である実切り替え時間が前記所定の切り替え時間を超えた場合に、前記第1のコアを除く前記複数のコアのうちの第2のコアに通知し、 前記第1のコアから通知を受けた前記第2のコアは、前記所定の切り替え時間および前記実切り替え時間に基づき、前記記憶部に記憶された前記所定の切り替え時間を短くする マルチコアプロセッサシステム。

IPC (2件)：

G06F 9/48 ( 200 6.01) ,  G06F 9/46 ( 200 6.01)

FI (2件)：

G06F 9/46 452 F ,  G06F 9/46 350