文献

J-GLOBAL ID：201502200575417328   整理番号：15A1033185

外乱補償型デッドビート制御と1MHz-PLLによる100kHz単相系統連系インバータ制御

Deadbeat Control with Disturbance Compensation Method and 1MHz-PLL for Single Phase Utility Interactive Inverter

著者 (2件)： 花島悠一 (エヌエフ回路設計ブロック) ,  横山智紀 (東京電機大学未来科学部)
資料名： 電気学会論文誌 D  (IEEJ Transactions on Industry Applications)
巻： 135  号： 9  ページ： 953-962 (J-STAGE)  発行年： 2015年 
JST資料番号： X0451A  ISSN： 0913-6339  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 瞬時電圧低下時などの系統擾乱時に分散型電源を一斉に解列すると,発電量と負荷量の不均衡が生じ系統の不安定現象や事故拡大につながる恐れがあるため,系統擾乱時には分散電源をできるだけ解列せずに運転を継続する必要がある。本論では,系統の電圧低下における運転継続性能の改善について,1MHzPLL制御と外乱補償型デッドビート制御を適用することを提案し,シミュレーションと実験により本手法の有効性を検証した。その結果,系統電圧低下時においても出力電流は発散することなく指令値に追従できることを確認した。PLL制御をサンプリング周波数1MHzベースで設計した1MHz-PLLと外乱補償型デッドビート制御を適用することで,電圧低下から電圧復帰直後の出力電流の整定時間が1,07ms(残電圧20%)と1.22ms(残電圧0%)であり,他の制御則に比べ系統擾乱時の継続運転に有効であることが判明した。

シソーラス用語： *デッドビート制御 ,  *位相同期ループ ,  単相 ,  *系統連系 ,  *制御 ,  *系統擾乱 ,  *系統運用 ,  電圧降下 ,  運転モード ,  分散型電源 ,  フォールトトレランス ,  電力制御 ,  制御方式 ,  シミュレーション
準シソーラス用語： *インバータ制御 ,  解列

分類 (2件)： 電力系統一般  (NB02000E) ,  電力変換器  (NB08030B)

引用文献 (16件)：

• (1) 「系統連系規程 JEAC 9701-2010,2011年 追補版(その1)」,日本電気技術規格委員会
• (2) K. Fujii, N. Kanao, T. Yamada, and Y. Okuma: “Fault Ride Through Capability for Solar Inverters”, Power Electronics and Applications (EPE 2011), Proceedings of the 2011-14th European Conference on Power Electronics (2011)
• (3) D. Turcotte and F. Katiraei: “Fault Contribution of Grid-Connected Inverters”, IEEE ELECTRICAL POWER CONFERENCE (2009)
• (4) T. Komiyama, T. Kojima, and T. Yokoyama: “Implementation of High-Speed Frequency Detection for Single Phase Utility Interactive Inverter System”, EPE-PEMC 2004 DS3. 5 Topic 3-13 (2004)
• (5) 横山智紀・小宮山剛:「FPGAを用いた擬似dq変換による高速単相PLL制御」, 電学論D, Vol. 129, No. 10, pp. 964-971 (2009)

タイトルに関連する用語 (6件)： 外乱 ,  補償 ,  デッドビート制御 ,  PLL ,  単相 ,  系統連系インバータ