文献

J-GLOBAL ID：201502200706053408   整理番号：15A1174827

遅延のあるスロットとプレデコード法を組み合わせた新しい分岐予測器【Powered by NICT】

A Novel Branch Predictor Combining with Delay Slot and Pre-decode Techniques

著者 (4件)： Xiao Jianqing (Dep. of Integrated Circuit Design,Xi’an Microelectronics Technol. Inst., Xi’an) ,  Shen Xubang (Dep. of Integrated Circuit Design,Xi’an Microelectronics Technol. Inst., Xi’an) ,  Li Wei (Dep. of Integrated Circuit Design,Xi’an Microelectronics Technol. Inst., Xi’an) ,  Zhang Xunying (Dep. of Integrated Circuit Design,Xi’an Microelectronics Technol. Inst., Xi’an)
資料名： Xiaoxing Weixing Jisuanji Xitong  (Xiaoxing Weixing Jisuanji Xitong)
巻： 36  号： 4  ページ： 820-825  発行年： 2015年 
JST資料番号： C2136A  ISSN： 1000-1220  CODEN： XWJXEH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 分岐予測,命令スループットを向上させるための現代のプロセッサのための重要な技術である。プロセッサ性能に対する要求の増加に伴い,分岐予測器の構造は益々複雑であり,その消費電力は非常に顕著であった。SPARC V8組込プロセッサの特性と応用を目指して,本論文では,プロセッサの性能を改善するために遅延スロットに基づく動的分岐予測器を提案した。添加では,この動的予測器のためのいくつかの設計法を解析し,予測器の電力を低減するために予測因子に無効なアクセスを除去するための前復号回路を使用した。この設計はSM IC0 13μm技術で実装し,実験結果は予測精度は元の静的予測法と比較して21%改善されることを,動的予測器の電力は58%減少することを,全プロセッサのためのチップ面積はわずか1により増加することを示した。73%であった。その結果,遅延スロット前復号法を組み合わせたこの分岐予測器は,SPARCプロセッサの性能と電力最適化に顕著な効果をもたらした。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 演算プロセッサ ,  復号化 ,  消費電力 ,  スループット ,  電力 ,  予測技法 ,  *スロット【電機】
準シソーラス用語： 電力最適化 ,  チップ面積 ,  予測精度 ,  予測因子 ,  設計法 ,  *予測器 ,  SPARC ,  *分岐予測【計算機】 , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (5件)： 遅延 ,  スロット ,  デコード ,  分岐 ,  予測器