{{ $t("message.ADVERTISEMENT") }}
{{ $t("message.AD_EXPIRE_DATE") }}2024年03月
文献
J-GLOBAL ID:201502202878661682   整理番号:15A0816978

プロセッサ機能ユニットの電力消費を監視するLinuxでの細粒度パワーゲーティング制御

A Fine-Grained Power Gating Control on Linux Monitoring Power Consumption of Processor Functional Units
著者 (10件):
資料名:
巻: E98.C  号:ページ: 559-568 (J-STAGE)  発行年: 2015年 
JST資料番号: U0468A  ISSN: 1745-1353  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
著者らはマイクロプロセッサの電力消費低減について研究しており,プロセッサの個々の機能ユニットにパワーゲーティング(PG)機能を印加することで「Geyser」と呼ばれる低電力プロセッサを開発した。GeyserでのPG機能は,空きユニットの電圧を遮断することで機能ユニットの電力消費を低減するが,ユニットに対する電源電圧のスイッチオン/オフのエネルギーオーバヘッドが電力増加をもたらす。エネルギーオーバヘッド量は動作中のアプリケーションの影響を受ける各機能ユニットの挙動によって変化し,更にコア温度によっても変化する。それ故,電力消費を更に効率的に低減するために実行時のプロセッサの状態に従ってPG機能自体をスイッチオン/オフすることが必要となる。本文では,オペレーティングシステム(OS)によって電力オーバヘッドを考慮したPG制御法を提案する。本提案の方法では,多くの電力低減を実現するため,OSは各機能ユニットの電力消費を周期的に計算し,エネルギーオーバヘッドが高すぎると判断されたユニットのPG機能を抑制する。この方法をLinuxプロセススケジューラで実行し,評価した。その結果,機能ユニットの平均電力消費は17.2%まで低減したことを示す。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
ディジタル計算機ハードウェア一般 
引用文献 (15件):
  • [1] N. Seki, L. Zhao, J. Kei, D. Ikebuchi, Y. Kojima, Y. Hasegawa, H. Amano, T. Kashima, S. Takeda, T. Shirai, M. Nakata, K. Usami, T. Sunata, J. Kanai, M. Namiki, M. Kondo, and H. Nakamura, “A fine-grain dynamic sleep control scheme in MIPS R3000,” Proceedings of the 26th IEEE International Conference on Computer Design, pp.612-617, 2008.
  • [2] M. Kondo, H. Kobyashi, R. Sakamoto, M. Wada, J. Tsukamoto, M. Namiki, W. Wang, H. Amano, K. Matsunaga, M. Kudo, K. Usami, T. Komoda, and H. Nakamura, “Design and Evaluation of Fine-Grained Power-Gating for Embedded Microprocessors,” Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014, pp.1-6, 2014.
  • [3] K. Usami, Y. Goto, K. Matsunaga, S. Koyama, D. Ikebuchi, H. Amano, and H. Nakamura, “On-Chip Detection Methodology for Break-Even Time of Power Gated Function Units,” Proceedings of the 17th IEEE/ACM International Symposium on Low-Power electronics, pp.241-246, 2011.
  • [4] K. Usami, M. Kudo, K. Matsunaga, T. Kosaka, Y. Tsurui, W. Wang, H. Amano, H. Kobayashi, R. Sakamoto, M. Namiki, M. Kondo, and H. Nakamura, “Design and Control Methodology for Fine Grain Power Gating based on Energy Characterization and Code Profiling of Microprocessors,” Design Automation Conference (ASP-DAC), 2014 19th Asia and South Pacific, pp.843-848, Jan. 2014.
  • [5] Y. Meng, T. Sherwood, and R. Kastner, “Exploring the limits of leakage power reduction in caches,” ACM Transactions on Architecture and Code Optimization (TACO), vol.2, Issue 3, pp.221-246, Sept. 2005.
もっと見る

前のページに戻る