文献
J-GLOBAL ID：201502203518765831
整理番号：15A1225547
メニーコアプロセッサにおけるPVASタスクモデルによるMapReduceアプリケーションの性能評価
-
出版者サイト
{{ this.onShowPLink() }}
複写サービスで全文入手
{{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=15A1225547©=1") }}
-
高度な検索・分析はJDreamⅢで
{{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=15A1225547&from=J-GLOBAL&jstjournalNo=U0451A") }}
著者 (6件)：
,
,
,
,
,
資料名：
巻：
2015
号：
HPC-150
ページ：
VOL.2015-HPC-150,NO.17 (WEB ONLY)
発行年：
2015年07月28日
JST資料番号：
U0451A
資料種別：
会議録 (C)
記事区分：
原著論文
発行国：
日本 (JPN)
言語：
日本語 (JA)
抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本研究では,Intel XeonPhiを搭載するヘテロジニアスアーキテクチャシステムを対象に,CPUごとの異なる演算性能を有効活用するためのプログラム実行基盤Multiple PVAS(以下,M-PVAS)を研究開発している。M-PVASで実現しているグローバル仮想アドレス空間の有効性の検証を兼ねて,M-PVASの仮想アドレス空間共有モデルを用いたMapReduceフレームワークの実現方式を検討している。MapReduceフレームワークをM-PVAS上で実現する場合に生じる利点や問題点を知見として得るために,XeonPhi上で開発されている既存のメニーコア向けMapReduceフレームワークをM-PVASのPVASタスクモデルで試作した。本稿では,XeonPhi上で実現したM-PVASにおけるMapReduceアプリケーションの実現方式と簡易評価の結果について述べる。(著者抄録)
シソーラス用語：
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ（有料）でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,
,
,
,
,
,
,
準シソーラス用語：
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ（有料）でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,
,
分類 (3件)：
分類
JSTが定めた文献の分類名称とコードです
専用演算制御装置
, オペレーティングシステム
, ディジタル計算機方式一般
タイトルに関連する用語 (5件)：
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
,
,
,
,
前のページに戻る
