文献

J-GLOBAL ID：201502204393989909   整理番号：15A1215717

バルクFinFETをHK/MG持続サブ20nmノードのための装置パラメータの最適化【Powered by NICT】

Device parameter optimization for sub-20 nm node HK/MG-last bulk FinFETs

著者 (22件)： Xu Miao (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Yin Huaxiang (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Zhu Huilong (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Ma Xiaolong (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Xu Weijia (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Zhang Yongkui (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Zhao Zhiguo (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Luo Jun (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Yang Hong (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Li Chunlong (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Meng Lingkuan (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Hong Peizheng (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Xiang Jinjuan (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Gao Jianfeng (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Xu Qiang (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Xiong Wenjuan (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Wang Dahai (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Li Junfeng (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Zhao Chao (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Chen Dapeng (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Yang Simon (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...) ,  Ye Tianchun (Inst. of Microelectronics, Chinese Acad. of Sciences Key Lab. of Microelectronics Devices and Integrated Technol. ...)
資料名： Journal of Semiconductors  (Journal of Semiconductors)
巻： 36  号： 4  ページ： 044007-1-044007-4  発行年： 2015年 
JST資料番号： C2377A  ISSN： 1674-4926  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 全て最終高k/金属ゲート(HK/MG)プロセスによるサブ20nmノードバルクFinFET PMOSデバイスを作製し,デバイススケーリングに対する一連のデバイスパラメータの影響を調べた。テーパ形側壁を有する高く薄いフィン構造は通常のフィン構造よりも良好な性能を示した。停止層(PTSL)とソースドレイン拡張(SDE)ドーピングプロファイルパンチスルーを注意深く最適化した。SDEアニーリングを用いない素子はソース/ドレイン注入後に非晶質フィン構造中のSiのより良い結晶再成長によるSDEアニーリングより大きな駆動電流を示した。バンドエッジMGは良好な短チャネル効果耐性を持っているが,低い有効仕事関数(EWF)MGは大きな操縦性を示した。異なるEWF MGのトレードオフ選択はデバイスのスケーリングのための注意が必要である。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 短チャネル効果 ,  ソース【食品】 ,  *最適化 ,  仕事関数 ,  ドレイン【半導体】 ,  フィン ,  操縦性 ,  非晶質 ,  焼なまし ,  *節点 ,  トレードオフ ,  結晶
準シソーラス用語： 駆動電流 ,  メタルゲート , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： バルク ,  FinFET ,  Mg ,  サブ ,  ノード ,  パラメータ ,  最適化