文献

J-GLOBAL ID：201502204585980394   整理番号：15A0242985

SIMD命令拡張による高速化の検討-プロセッサ設計コンテストを題材として-

Consideration of SIMD Acceleration for a MIPS Instruction Processor-A case study of processor design contest-

著者 (5件)： 平石康祐 (宇都宮大 大学院工学研究科) ,  橋本瑛大 (宇都宮大 工) ,  大津金光 (宇都宮大 大学院工学研究科) ,  大川猛 (宇都宮大 大学院工学研究科) ,  横田隆史 (宇都宮大 大学院工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 346(CPSY2014 85-121)  ページ： 1-6  発行年： 2014年11月24日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： FPGA(Field Programmable Gate Array)上のソフトコアプロセッサを用いてシステムを開発する際,外部メモリへのアクセスは性能のボトルネックとなることがある。そこで,外部メモリへのアクセス削減のために,SIMD拡張MIPS命令互換プロセッサMIQS(MIPS Instruction processor with Quadword SIMD extension)を開発した。MIQSは,MIPS命令互換プロセッサにSIMD形式で並列演算するデータパスを追加し,データ供給のために一度に4ワードのデータを転送可能としたプロセッサである。本プロセッサはFIT2014内で行われた第2回高性能コンピュータシステム設計コンテストのリファレンスデザインをベースとした。4つのアプリケーションで性能評価を行ったところ,オリジナルのリファレンスデザインと比較して,5.49倍から13.32倍の性能向上を示した。また,提案のMIQSは相対的に少ないハードウェアリソース量で高い性能を達成可能であることを示した。(著者抄録)

シソーラス用語： *SIMD ,  *FPGA ,  命令制御 ,  計算機システム ,  パイプライン処理
準シソーラス用語： MIPS ,  埋込みシステム

分類 (1件)： 制御方式  (JC02030K)

引用文献 (11件)：

• Miyajima Takaaki, David Thomas, Hideharu Amano: "An Automatic Mixed Software Hardware Pipeline Builder for CPU-FPGA Platforms", First International Workshop on FPGAs for Software Programmers(FSP2014), FSP/2014/13, pp.65-70,2014
• 第2回ARC/CPSY/RECONF高性能コンピュータシステム設計コンテスト, http://aquila.is.utsunomiya-u.ac.jp/contest/index.html
• Digilent:"Atlys Board Reference Manual",2013
• XILINX:"Spartan-6 Family Overview",DS160(v2.0),2011
• XILINX "Spartan-6 FPGA Block RAM Resources User Guide",UG383(v1.5),2011

タイトルに関連する用語 (7件)： SIMD ,  命令 ,  拡張 ,  高速化 ,  プロセッサ ,  設計 ,  コンテスト