文献

J-GLOBAL ID：201502204860781470   整理番号：15A1209412

高性能コンピューティングでの多コアプロセッサの軽量誤り回復技術【Powered by NICT】

Lightweight Error Recovery Techniques of Many-Core Processor in High Performance Computing

著者 (4件)： Zheng Fang (State Key Lab. of Mathematical Engineering and Advanced Computing, Jiangsu, Wuxi) ,  Shen Li (State Key Lab. of Mathematical Engineering and Advanced Computing, Jiangsu, Wuxi) ,  Li Hongliang (State Key Lab. of Mathematical Engineering and Advanced Computing, Jiangsu, Wuxi) ,  Xie Xianghui (State Key Lab. of Mathematical Engineering and Advanced Computing, Jiangsu, Wuxi)
資料名： Jisuanji Yanjiu yu Fazhan  (Jisuanji Yanjiu yu Fazhan)
巻： 52  号： 6  ページ： 1316-1328  発行年： 2015年 
JST資料番号： W0790A  ISSN： 1000-1239  CODEN： JYYFEY  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 半導体技術の進歩により,多数のコアを有するメニーコアプロセッサは高性能計算に広く使用されている。マルチコアプロセッサと比較して,メニーコアプロセッサは電力消費計算の高い計算密度と比を提供することができる。しかし,メニーコアプロセッサは深刻な信頼性問題を解決し,性能劣化を軽減するためのより効率的なフォールトトレランス機構を設計しなければならないが,チップ面積と電力のコストは低くなければならない。本論文では,国産メニーコアプロセッサDFMC(深く縮合および不均一メニーコア)のプロトタイプを示した。プロセッサのアーキテクチャとコア間の特性に関連する応用を例にして,独立した及び配位した軽量誤り回復手法が提案されている。誤差が検出されると,関連するコアは集中ユニットによって制御され,配位回復バスで接続された配位した誤り回復技術により迅速に一貫した回収ラインにロールバックできる。アプリケーションの性能を保証するために,誤り回復技術は命令により実行され,その回復状態がコアで保存されている。著者らの実験結果は,技術の効果は顕著であり,過渡誤差はチップ面積1.257%増加と80%によって修正することができることを示した。応用性能,チップ周波数とチップ電力消費に及ぼす軽量誤り回復技術の影響は非常に少ない。技術は,メニーコアプロセッサのフォールトトレラント能力を向上させることができる。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： フォールトトレランス ,  プロトタイプ ,  電力消費 ,  応用プログラム ,  *中心核 ,  *演算プロセッサ ,  信頼性 ,  周波数 ,  電力 ,  計算機アーキテクチャ
準シソーラス用語： ロールバック ,  チップ面積 ,  性能劣化 ,  マルチコアプロセッサ ,  *高性能コンピューティング , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (5件)： 高性能コンピューティング ,  コア ,  プロセッサ ,  軽量 ,  誤り回復