文献

J-GLOBAL ID：201502205363678972   整理番号：15A0938370

InGaAs/InP SPADのサブナノ秒ゲーティングのための集積回路

Integrated Circuit for Subnanosecond Gating of InGaAs/InP SPAD

著者 (5件)： RUGGERI Alessandro (Politecnico di Milano, Milan, ITA) ,  CICCARELLA Pietro (Politecnico di Milano, Milan, ITA) ,  VILLA Federica (Politecnico di Milano, Milan, ITA) ,  ZAPPA Franco (Politecnico di Milano, Milan, ITA) ,  TOSI Alberto (Politecnico di Milano, Milan, ITA)
資料名： IEEE Journal of Quantum Electronics  (IEEE Journal of Quantum Electronics)
巻： 51  号： 7-8  ページ： RONBUNNO.4500107  発行年： 2015年07月 
JST資料番号： H0432A  ISSN： 0018-9197  CODEN： IEJQA7  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： *アバランシェダイオード ,  *制御 ,  集積回路 ,  光検出 ,  *回路 ,  能動回路 ,  ヒ化ガリウムインジウム ,  リン化インジウム
準シソーラス用語： InGaAs ,  InP ,  *SPAD ,  *クエンチング回路 ,  *ゲーティング ,  単一光子検出

分類 (2件)： 集積回路一般  (NC03161C) ,  測光と光検出器一般  (BD07031F)

タイトルに関連する用語 (7件)： InGaAs ,  InP ,  SPAD ,  サブ ,  ナノ秒 ,  ゲーティング ,  集積回路