文献

J-GLOBAL ID：201502206966252356   整理番号：15A1380603

超大規模集積回路の論理ブロックのオンラインタイミング誤差検出のための時間-ディジタル変換器ベース最大遅延センサ

Time-to-Digital Converter-Based Maximum Delay Sensor for On-Line Timing Error Detection in Logic Block of Very Large Scale Integration Circuits

著者 (2件)： KATOH Kentaroh (National Inst. of Technol., Tsuruoka Coll., Yamagata, JPN) ,  NAMBA Kazuteru (Chiba Univ., Chiba, JPN)
資料名： Sensors and Materials  (Sensors and Materials)
巻： 27  号： 10  ページ： 933-943  発行年： 2015年 
JST資料番号： L0338A  ISSN： 0914-4935  CODEN： SENMER  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： この論文では,超大規模集積(VLSI)回路の論理ブロックのオンラインタイミング誤差検出のための時間-ディジタル変換器(TDC)ベース最大遅延センサ(MDS)を示している。MDSによってオンラインタイミング誤差検出に対するターゲットエンドポイントの最大伝搬遅延を捕捉した。MDSはTDCベースなので,分解能は高かった。さらに,MDSを用いたオンラインタイミング誤差検出に対する周期的オンライン最大遅延捕捉は,通常動作を中断しなかった。MDSは小規模なディジタル回路なので,高速・低電力プロセッサとシステムオンチップ(SOC)の論理ブロックに容易に挿入できる。予測技術モデルの45nm金属ゲート/高K/歪Siを用いたLTSPICEシミュレーションによって,提案したアナライザの挙動を確かめた。面積オーバヘッドは平均して34.9%であることを結果によって示した。(翻訳著者抄録)

シソーラス用語： 電子回路 ,  *超LSI ,  信号変換器 ,  *誤差 ,  誤り検出 ,  遅れ ,  オンライン処理 ,  センサ ,  ゲート【半導体】 ,  回路シミュレーション ,  半導体集積回路
準シソーラス用語： VLSI回路 ,  VLSI ,  時間ディジタル変換器 ,  *タイミング誤差 ,  誤差検出 ,  伝搬遅延 ,  金属ゲート ,  CMOS集積回路

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (16件)：

• IBM Corp.: Homepage of IBM Corp., http://www.ibm.com/ibm/green/?lnk=msoST-eaen. (accessed January 2015).
• IBM Corp.: Homepage of IBM Corp., http://www-03.ibm.com/press/us/en/pressrelease/44357.wss (accessed January 2015).
• I. D. Ernst, N. S. Kim, S. Das, S. Pant, R. Rao, T. Pham, C. Ziesler, D. Blaauw, T. Austin, K. Flautner and T. Mudge: Proc. IEEE/ACM International Symposium on Microarchitecture (IEEE, New York, 2003) pp. 7-18.
• J. Wong and P. Y. Cheung: IEEE Trans. VLSI Syst. 21 (2013) 2307.
• R. M. Agarwal, V. Balakrishnan, A. Bhuyan, K. Kim, B. C. Paul, W. Wang, B. Yang, Y. Cao and S. Mitra: Proc. IEEE International Test Conference (IEEE, New York, 2008) pp. 1-10.

タイトルに関連する用語 (6件)： 大規模集積回路 ,  論理 ,  オンライン ,  誤差検出 ,  時間-ディジタル変換器 ,  遅延