文献

J-GLOBAL ID：201502208804822372   整理番号：15A0870351

NANDフラッシュメモリシステムの高性能ECCへの応用によるバイト再構成可能LDPCコード設計

Byte-Reconfigurable LDPC Codec Design With Application to High-Performance ECC of NAND Flash Memory Systems

著者 (4件)： LIN Yu-Min (National Taiwan Univ., Taipei, TWN) ,  LI Huai-Ting (National Taiwan Univ., Taipei, TWN) ,  CHUNG Ming-Han (National Taiwan Univ., Taipei, TWN) ,  WU An-Yeu (National Taiwan Univ., Taipei, TWN)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 62  号： 7  ページ： 1794-1804  発行年： 2015年07月 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： NANDフラッシュメモリシステムに応用可能なバイト再構成可能コスト有効な高スループットQC-LDPCコーデックを開発した。提案したバイト再構成可能コーデック設計は,各種NANDフラッシュメモリを6%面積オーバーヘッドで支えることができた。さらに,共有メモリアーキテクチャは,エンコーダ面積の23%を節減し,スケジュール変更は,デコーダの15%面積コストを低減した。デコーダスループットを増大させるため,サブ繰り返しベース初期停止を提案し,デコーディング手続きを効率的に停止した。

シソーラス用語： スループット ,  *フラッシュメモリ ,  *NAND回路 ,  *巡回符号 ,  *誤り訂正符号 ,  パリティ検査 ,  *再構成 ,  *可能性 ,  *超LSI ,  *回路設計 ,  多値論理 ,  再設計 ,  半導体チップ ,  CODEC【変換器】 ,  誤り率 ,  面積 ,  レイアウト ,  効果
準シソーラス用語： BER【誤り率】 ,  NANDフラッシュ ,  準巡回符号 ,  費用効果

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： NANDフラッシュメモリ ,  高性能 ,  ECC ,  応用 ,  バイト ,  再構成可能 ,  LDPC ,  設計