文献

J-GLOBAL ID：201502208878033825   整理番号：15A1219913

28nmプッシュ規則6Tビットセルを使った構成可能TCAM/BCAM/SRAM

A Configurable TCAM/BCAM/SRAM using 28nm push-rule 6T bit cell

著者 (4件)： JELOKA Supreet (Univ. Michigan, MI) ,  AKESH Naveen (Oracle, CA) ,  SYLVESTER Dennis (Univ. Michigan, MI) ,  BLAAUW David (Univ. Michigan, MI)
資料名： Digest of Technical Papers. Symposium on VLSI Circuits  (Digest of Technical Papers. Symposium on VLSI Circuits)
巻： 2015  ページ： 221-222  発行年： 2015年 
JST資料番号： W0767A  ISSN： 2158-5601  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： *連想メモリ ,  三値論理 ,  *SRAM ,  二値論理 ,  面積 ,  *再構成 ,  SOI構造 ,  *番地付 ,  *CMOS構造 ,  半導体チップ ,  *半導体プロセス
準シソーラス用語： TCAM ,  BCAM ,  FDSOI

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： プッシュ ,  規則 ,  ビット ,  セル ,  TCAM ,  SRAM