文献

J-GLOBAL ID：201502211792005153   整理番号：15A1174940

3Dグラフィックス背面淘汰アルゴリズムとそのハードウェア加速実装【Powered by NICT】

A 3D Graphics Backface Culling Algorithm and its Hardware Accelerating Implementation

著者 (3件)： Tian Ze (Aviation Microelectronics Technol. Lab.,AVIC Computing Technique Res. Inst., Xi’an) ,  Du Fei (Aviation Microelectronics Technol. Lab.,AVIC Computing Technique Res. Inst., Xi’an) ,  Zhang Jun (Aviation Microelectronics Technol. Lab.,AVIC Computing Technique Res. Inst., Xi’an)
資料名： Xiaoxing Weixing Jisuanji Xitong  (Xiaoxing Weixing Jisuanji Xitong)
巻： 36  号： 6  ページ： 1403-1408  発行年： 2015年 
JST資料番号： C2136A  ISSN： 1000-1220  CODEN： XWJXEH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 表面淘汰は三角形の良い点と悪い点を設定し,与えられた表面を除去するGPU,表面淘汰のための計算量を低減するに,図形処理性能を向上させるための重要な役割を果たす。背面淘汰アルゴリズムを導出し詳細に,背面間引きユニット(BCU)構造を提案した。BCUのモジュール機能と処理フローはdescriptedであり,さらに,BCUハードウェア加速のためのコンピューティングコア実装方法の三種類を提案した。資源,周波数と計算期間からXilinx Vertex6XC6VLX760FPGAプロトタイプに及ぼす三種類のBCU器具を検証し,評価した。その結果,プロトタイプの周波数は198MHzまでであり,BCU関数が正しいと最小シェアユニット方式が最適選択である。さらに,シノプシス設計-承諾者を用いてSMIC65nm CMOSライブラリーでBCU RTLを合成した。BCU設計の周波数は341MHzまでであり,これは設計要求に適合した。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： *ハードウェア ,  モジュール ,  アルゴリズム ,  計算量 ,  周波数 ,  図形処理 ,  プロトタイプ ,  間引 ,  *淘汰 ,  CMOS

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (7件)： 3Dグラフィックス ,  背面 ,  淘汰 ,  アルゴリズム ,  ハードウェア ,  加速 ,  実装