文献

J-GLOBAL ID：201502214644372677   整理番号：15A1330299

マルチコアアクセラレータのパイプライン並列処理のためのOpenCL実行環境

著者 (3件)： 坂本龍一 (東京農工大) ,  佐藤未来子 (東京農工大) ,  並木美太郎 (東京農工大)
資料名： 電子情報通信学会論文誌 D(Web)
巻： J98-D  号： 11  ページ： 1377-1389 (WEB ONLY)  発行年： 2015年11月01日 
JST資料番号： U0473A  ISSN： 1881-0225  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： マルチコアアクセラレータの実行効率の向上のためにオンチップの各アクセラレータ間でデータを受け流すパイプライン並列が注目されている。アクセラレータ間パイプライン並列はオンチップのメモリを用いるため,メモリの利用効率が高く,演算効率が高い特徴をもつ。また,近年,汎用の並列プログラミング環境としてOpenCLが普及している。OpenCLを用いてパイプライン並列をプログラミングすることにより,パイプラインプロセッサの並列性をいかすことができる。一方でOpenCLはパイプライン並列をサポートしておらず,OpenCLにパイプライン並列向けの拡張を行った上で,煩雑なプログラミングをする必要がある。また,アクセラレータ制御,アクセラレータ間同期制御,データ転送のDMAC制御などの,ソフトウェアによるパイプライン並列制御がオーバヘッドとなる。そこで,パイプライン並列を隠ぺいするOpenCLライブラリと,パイプライン並列制御を高速化するハードウェアタスクディスパッチャを提案する。これにより,マルチコアアクセラレータのパイプライン並列処理を簡単,かつ高速に制御するOpenCL実行環境を実現する。評価では,ハードウェアによる制御の高速化により最大66%の性能向上を確認した。(著者抄録)

シソーラス用語： *計算機アーキテクチャ ,  *データ処理システム ,  *パイプライン演算 ,  *並列処理 ,  *フレームワーク【ソフトウェア開発】 ,  *環境 ,  記憶装置 ,  計算機プログラミング ,  改変 ,  *アクセラレータ ,  オンチップメモリ ,  *マルチコアアーキテクチャ
準シソーラス用語： ハードウェア化 ,  *OpenCL ,  *実行環境 ,  並列プログラミング

分類 (1件)： 汎用プログラミング言語  (JD03051H)

引用文献 (19件)：

• H. Yang and S. Ha, "ILP based data parallel multitask mapping/scheduling technique for MPSoC," SoC Design Conference, 2008. ISOCC '08. International, vol.01, pp.I-134-I-137, Nov. 2008.
• M.B. Taylor, J.S. Kim, J.E. Miller, D. Wentzlaff, F. Ghodrat, B. Greenwald, H. Hoffmann, P. Johnson, J.-W. Lee, W. Lee, A. Ma, and A. Saraf, The raw microprocessor: A computational fabric for software circuits and general purpose programs," IEEE Micro, vol.22, no.2, pp.25-35, 2002.
• KALRAY: Our MPPA MANYCORE Products, http://www.kalray.eu/products/mppa-manycore/
• Freescale, "C-5 network processors." http://www.freescale.com/
• Tilera, "Tilepro64 multicore processor product brief," http://www.tilera.com/

タイトルに関連する用語 (4件)： パイプライン ,  並列処理 ,  OpenCL ,  実行環境