文献
J-GLOBAL ID:201502215928321059   整理番号:15A0682417

動的漏れ抑圧論理によるバッテリーレス サブ-nWCortex-MO+プロセッサ

Batteryless Sub-nW Cortex-M0+ Processor with Dynamic Leakage-Suppression Logic
著者 (4件):
資料名:
巻: 2015  ページ: 146-147,147(1)  発行年: 2015年 
JST資料番号: D0753A  ISSN: 0193-6530  資料種別: 会議録 (C)
記事区分: 短報  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
屋内配電・電源設備 

前のページに戻る