2相クロックサブスレショルド断熱論理回路

KATO Kazunari; TAKAHASHI Yasuhiro; SEKINE Toshikazu

文献

J-GLOBAL ID：201502218768369467 整理番号：15A1310730

2相クロックサブスレショルド断熱論理回路

Two phase clocked subthreshold adiabatic logic circuit

出版者サイト複写サービスで全文入手
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=15A1310730&from=J-GLOBAL&jstjournalNo=U0039A") }}

著者 (3件)： , ,
資料名：
巻： 12 号： 20 ページ： 20150695-20150695 (J-STAGE) 発行年： 2015年
JST資料番号： U0039A ISSN： 1349-2543 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

環境発電は有効な電力源を捉える技術である。しかし,発生する電圧/電流のレベルが低いので,環境における電力源から得たエネルギーは十分ではない。従って,環境発電用の論理回路の消費電力は削減する必用がある。低消費電力を実現するために著者らは,2種類の低電力技術すなわち,断熱論理回路とサブスレショルドCMOS論理回路を検討した。本稿で著者らは,断熱論理回路をサブスレショルド論理回路と結合した新しいCMOS論理回路を提案した。提案した回路はいろいろな増幅度と周波数の2相クロック供給電圧を利用した。著者らは提案法を用いて,NAND,XOR,全加算器,4x4乗算回路を設計し実装した。シミュレーションと測定結果により,提案した回路は従来の回路に比べて超低消費電力の特性であることを示した。(翻訳著者抄録)

, , , , , , ,
,

論理回路 , 半導体集積回路

引用文献 (13件)：

[1] A. Wang, B. H. Calhoun and A. P. Chandrakasan: Sub-threshold Design for Ultra Low-Power System (Springer, 2006).
[2] B. H. Calhoun and A. P. Chandrakasan: IEEE J. Solid-State Circuits 41 (2006) 238. DOI:10.1109/JSSC.2005.859886
[3] L. Nazhandali, B. Zhai, J. Olson, A. Reeves, M. Minuth, R. Helfand, S. Pant, T. Austin and D. Blaauw: ISCA (2005) 197. DOI:10.1109/ISCA.2005.26
[4] J. S. Denker: Proc. IEEE Int. Symp. Low Power Electronics (1994) 94. DOI:10.1109/LPE.1994.573218
[5] Y. Moon and D. K. Jeong: IEEE J. Solid-State Circuits 31 (1996) 514. DOI:10.1109/4.499727

, ,

前のページに戻る