文献
J-GLOBAL ID:201502220057508166   整理番号:15A0682421

高速ドループ緩和付きディジタル制御LDO/スイッチキャパシタ ハイブリッドVRを使った22nmグラフィック実行コアにおける広い自律DVFSを可能とする

Enabling Wide Autonomous DVFD in a 22nm Graphics Execution Core Using a Digitally Contolled Hybrid LDO/Switched-Capacitor VR with Fast Droop Mitigation
著者 (12件):
資料名:
巻: 2015  ページ: 154-155,155(1)  発行年: 2015年 
JST資料番号: D0753A  ISSN: 0193-6530  資料種別: 会議録 (C)
記事区分: 短報  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
電源回路  ,  専用演算制御装置 

前のページに戻る