文献

J-GLOBAL ID：201502220285227771   整理番号：15A1215723

量子ドットセルラオートマトン回路のための新しい”多層ゲート設計パラダイム」におけるV入力多数決ゲートを用いた加算器設計【Powered by NICT】

Adder design using a 5-input majority gate in a novel ′′multilayer gate design paradigm′′ for quantum dot cellular automata circuits

著者 (3件)： Rohit Kumar (Dep. of Electrical Engineering, Indian Inst. of Technol. Kanpur, India, Kanpur) ,  Bahniman Ghosh (Dep. of Electrical Engineering, Indian Inst. of Technol. Kanpur, India, Kanpur) ,  Shoubhik Gupta (Univ. of Glasgow, UK, Glasgow)
資料名： Journal of Semiconductors  (Journal of Semiconductors)
巻： 36  号： 4  ページ： 045001-1-045001-9  発行年： 2015年 
JST資料番号： C2377A  ISSN： 1674-4926  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,量子ドットセルラオートマトン(QCA)技術で設計された回路のための新しい設計パラダイムを提案した。文献で以前に報告されたQCA回路は一般的にインバータと多数決ゲートは基底層,多層線交差を用いた部分を除いてである主要な論理ブロックである単一層で設計した。本論文では,多層ワイヤ交差の概念は多層膜の設計論理ゲートに拡張した。多層の5つの入力多数決ゲートを用いて,1ビットと2ビット加算器は,提案された多層ゲート設計パラダイムを設計した。比較は文献で以前に報告されたいくつかの加算器を用いて行い,提案した設計パラダイムにおける設計された回路は,この地域の,設計におけるQCAセルの必要性と回路の入出力遅延でより効率的であることが示されている。全体として,一つの付加的な空間次元の利用可能性は,設計プロセスをより柔軟では論理ゲート設計のカスタムの範囲回路を小型化することである。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： *加算器 ,  金属線 ,  インバータ ,  多層膜 ,  *多層 ,  小型化 ,  単一層
準シソーラス用語： 論理ゲート , 【Automatic Indexing@JST】

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 量子ドットセルラオートマトン ,  多層 ,  ゲート ,  設計 ,  パラダイム ,  多数決 ,  加算器