文献

J-GLOBAL ID：201502221133789541   整理番号：15A0860878

非オーバラップ型埋め込み(NOI)MOSFETシナプスと教師つきニューラルネットワークへのその実装

Non-overlapped implantation (NOI) MOSFET synapse and its implementation on supervised neural network

著者 (5件)： JENG E.S. (Dep. of Electronic Engineering, Chun-Yuan Christian Univ., Chung Li 32023, Taiwan, TWN) ,  PENG K.M. (Dep. of Electronic Engineering, Chun-Yuan Christian Univ., Chung Li 32023, Taiwan, TWN) ,  CHOU S.W. (Dep. of Electronic Engineering, Chun-Yuan Christian Univ., Chung Li 32023, Taiwan, TWN) ,  CHEN H.X. (Dep. of Electronic Engineering, Chun-Yuan Christian Univ., Chung Li 32023, Taiwan, TWN) ,  CHIANG Y.L. (Dep. of Electronic Engineering, Chun-Yuan Christian Univ., Chung Li 32023, Taiwan, TWN)
資料名： Neurocomputing  (Neurocomputing)
巻： 167  ページ： 290-298  発行年： 2015年11月01日 
JST資料番号： W0360A  ISSN： 0925-2312  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 本論文では,パターン認識で応用のシリコンベースニューラルチップにおける教師つき学習につき報告した。アナログ非オーバラップ型埋め込み(NOI)MOSFETを用いてニューラル回路の各シナプスを実現した。0.25μm CMOSプロセスを用いてNOIシステムを製作した。NOIシナプスのゲート電圧はニューラル入力信号として機能した。チャネル電流は保存重量および印加電圧の積として定義したシナプス出力を表現した。知覚応用のため4×3ニューラルアレイを用いてNOIシナプス可塑性を示した。これらNOIシナプスにおける学習アルゴリズムのため六つの入力パターンを用いた。訓練プロセス時に出力信号を監視し,システム収束までのNOIシナプス重量更新により目標との比較を行った。シリコンチップによる実験結果は,NOIシナプスが高密度ニューラルネットワークハードウェアの開発において大きな可能性を備えていることを証明した。Copyright 2015 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： 埋込み【挿入】 ,  *MOSFET ,  教師つき学習 ,  *ニューラルネットワーク ,  *シナプス ,  半導体プロセス ,  電圧 ,  神経可塑性
準シソーラス用語： CMOSプロセス ,  ゲート電圧 ,  シナプス可塑性

分類 (3件)： トランジスタ  (NC03070N) ,  ニューロコンピュータ  (JC06010Q) ,  脳・神経系モデル  (EL02050C)

タイトルに関連する用語 (7件)： オーバラップ ,  埋め込み ,  MOSFET ,  シナプス ,  教師 ,  ニューラルネットワーク ,  実装