抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
携帯電子機器の送受信器は,周波数選択部品および同期可能な局所発振器,例えば,調和振動子,弛張発振器,リング発振器(RO)などに強く依存している。本稿は,サイズが小さく,低電力で高い発振周波数を有し,広い同調範囲を備えていて,周波数合成,データクロック回復,および位相ロックループ(PLL)に基づくシステムのようなアプリケーションで使用可能な,ROの新しいアーキテクチャーを検討した。一般に発振器の性能は,プロセス,電圧,温度(PVT)変動に敏感であり,特に,低雑音で広い同調範囲を有するROの設計は,いまでも研究者にとって挑戦的な分野である。そこで,発振器の長さだけではなく同調電圧も変更することで広い周波数同調範囲を備える電圧同調可能な可変長リング発振器(VLRO)の新しいアーキテクチャを提案した。基本的なROは,奇数のインバータが接続され閉ループを構成する。n段のROでは,伝搬遅延をτ
dとすると,発振信号は,閉ループを一巡,すなわちnτ
d時間でπだけ位相シフトし,二巡目で,nτ
d時間でπだけ位相シフトする。すなわち,2nτ
d時間で2πだけ位相シフトするので,発信周波数は,f
osc=1/2nτ
dで与えられる。ROの周波数の変更は,各発振器のノードのアナログ電圧を制御することにより実行可能である。また,ROのインバータの数を加減するVLROによっても実行可能である。本稿で提案する効率的なVLROアーキテクチャは,三つの主要要素,すなわち,インバータ,2対1マルチプレクサ(MUX),デコーダで構成される。デコーダの目的は,ROのループが完了すると同時に一つの2対1MUXを選択することである。一般的な場合,インバータ数をnとすると,MUX数は(n-1)/2で,その場合のROの発振周波数は,τ
mをMUXの伝搬遅延とすると,f
osc-VLRO=1/2(nτ
d+(n-1)τ
m/2))で与えられる。実験を行った結果,提案したVLROは,二つの周波数制御機構,i)制御電圧を制御することによる微調整,ii)MUXの長さを変更することによる粗調整,を有していて,PLLに基づく送受信器設計に適していることが分かった。
