文献

J-GLOBAL ID：201502253408082573   整理番号：15A0363033

インターポーザーベース2.5-D(2.5次元)IC(集積回路)のための相互接続試験と試験経路スケジューリング

Interconnect Testing and Test-Path Scheduling for Interposer-Based 2.5-D ICs

著者 (3件)： WANG Ran (Duke Univ., NC, USA) ,  CHAKRABARTY Krishnendu (Duke Univ., NC, USA) ,  BHAWMIK Sudipta (Qualcomm Inc., NJ, USA)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 34  号： 1  ページ： 136-149  発行年： 2015年01月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

タイトルに関連する用語 (8件)： インターポーザー ,  5次元 ,  IC ,  集積回路 ,  相互接続 ,  試験 ,  経路 ,  スケジューリング