文献

J-GLOBAL ID：201502256578900474   整理番号：15A0134313

ハードウェアトランザクショナルメモリのアーキテクチャに依存しない評価システム

Architecture-Independent Hardware Transactional Memory Evaluation System

著者 (2件)： 吉山悠爾 (東大) ,  平木敬 (東大)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2013  号： ARC-206  ページ： WEB ONLY VOL.2013-ARC-206,NO.10  発行年： 2013年07月24日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 並列処理の普及により並行性制御はますます重要になっている一方,並行性制御の手法としてトランザクショナルメモリと呼ばれる手法が提案されている。ハードウエアトランザクショナルメモリ(HTM)はトランザクショナルメモリをハードウェアにより実現したものであり,HTMを実装したいくつかの商用プロセッサが登場している。しかしながら,HTMにおいては統一的なパフォーマンス評価手法が確立されているとはいえず,またそのパフォーマンスがアーキテクチャに依存しやすいため評価手法を確立しにくい。我々はFPGA上へ単純で拡張性の高いプロセッサを実装することで,アーキテクチャに依存しないHTMのための統一的な評価環境を構築する。これにより,様々なHTMの構成法を簡単に素早く評価できるようになるだろう。(著者抄録)

シソーラス用語： *先回り制御 ,  *並列処理 ,  並行処理 ,  記憶装置 ,  *性能評価 ,  FPGA ,  実装設計 ,  *専用プロセッサ ,  計算機アーキテクチャ ,  評価試験
準シソーラス用語： *ハードウェアトランザクショナルメモリ ,  トランザクションメモリ

分類 (4件)： 制御方式  (JC02030K) ,  ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R) ,  専用演算制御装置  (JC04030Y)

引用文献 (11件)：

• Maurice Herlihy and J. Eliot B. Moss. Transactional memory: architectural support for lock-free data structures. In Proceedings of the 20th annual international symposium on computer architecture (ISCA '93), pages 289-300, San Diego, California, USA, 1993.
• Nir Shavit and Dan Touitou. Software transactional memory. In Proceedings of the 14th annual ACM symposium on Principles of distributed computing (PODC'95), pages 204-213, Ottawa, Ontario, Canada, 1995.
• Lance Hammond, Vicky Wong, Mike Chen, Brian D. Carlstrom, John D. Davis, Ben Hertzberg, Manohar K. Prabhu, Honggo Wijaya, Christos Kozyrakis, and Kunle Olukotun. Transactional Memory Coherence and Consistency. In Proceedings of the 31st annual international symposium on Computer architecture (ISCA'04), pages 102-113, Washington, DC, USA, 2004.
• Milo M. K. Martin, Daniel J. Sorin, Bradford M. Beckmann, Michael R. Marty, MM Xu, Alaa R. Alameldeen, Kevin E. Moore, Mark D. Hill, David A. Wood. Multi-facet's general execution-driven multiprocessor simulator (GEMS) toolset. In ACM SIGARCH Computer Architecture News - Special issue: dasCMP'05, pages 92-99, New York, NY, USA, November 2005.
• Kevin E. Moore and Jayaram Bobba and Michelle J. Moravan and Mark D. Hill and David A. Wood. LogTM: Log-based Transactional Memory. In 12th Annual International Symposium on High Performance Computer Architecture (HPCA-12), pages 254-265, Austin, TX, USA, February 2006.

タイトルに関連する用語 (4件)： ハードウェア ,  トランザクショナルメモリ ,  アーキテクチャ ,  評価システム