抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
プロセッサの消費するリーク電力は,半導体の微細化が進むにつれて増大してきた。特にキャッシュのリーク電力は,回路面積が大きいために,プロセッサの消費電力の大部分を占めている。この問題に対処するため,STT-MRAMといった不揮発性メモリをキャッシュに適用する試みが近年なされている。しかし,STT-MRAMで構成されたキャッシュでは,メモリセルのリーク電力は無視できる程小さいが,周辺回路のリーク電力が大きくなるという問題があった。そのため,性能低下を抑えつつこれを削減する様な技術が必要となる。そこで本研究では,STT-MRAMキャッシュの周辺回路に対して,細粒度に電源制御を行う技術を提案する。具体的には,サブアレイ単位の電源制御を行い,各サブアレイに対して一定時間アクセスがなければ,そのサブアレイに対する電源供給を遮断する。また,電力削減効果をさらに増大させるため,各サブアレイに対するアクセスの時空間的な局所性を向上させる技術も提案する。評価の結果,最新のSTT-MRAMを適用したラスト・レベル・キャッシュにおいて80%程度のリーク電力の削減が可能であることが分かった。(著者抄録)