特許
J-GLOBAL ID:201503000082718056
電圧モードドライバ
発明者:
,
出願人/特許権者:
代理人 (1件):
片寄 恭三
公報種別:公表公報
出願番号(国際出願番号):特願2015-509184
公開番号(公開出願番号):特表2015-520906
出願日: 2013年04月26日
公開日(公表日): 2015年07月23日
要約:
磁気ヘッドプリアンプからの書き込みイベントを反映する電流波形を生成する方法が提供される。書き込みイベントを示す入力信号が受信される。書き込みイベントに対応するブーストパルス及び書き込みパルスが生成される。ブーストパルス及び書き込みパルスを用いてハーフHブリッジ(210-1)で書き込み信号の一部が生成され、これは、第1のCMOSスイッチ(S1)をイナクティブにし第2のCMOSスイッチ(S2)をアクティブにして書き込み信号のこの部分を第1の直流(DC)電圧から第1のピーク電圧に遷移させ、第1のインタバルの後、第2のCMOSスイッチをイナクティブにし第3のCMOSスイッチ(S3)をアクティブにして書き込み信号のこの部分を第1のピーク電圧から第2のDC電圧に遷移させ、第2のインタバルの後、第3のCMOSスイッチをイナクティブにし第4のCMOSスイッチ(S4)をアクティブにして書き込み信号のこの部分を第2のDC電圧から第2のピーク電圧に遷移させ、第3のインタバルの後、第4のCMOSスイッチをイナクティブにし第1のCMOSスイッチをアクティブにして書き込み信号のこの部分を第2のピーク電圧から第1のDC電圧に遷移させることによる。
請求項(抜粋):
装置であって、
入力バッファ、
前記入力バッファに結合されるデジタル論理であって、少なくとも1つのデュレーションジェネレータと少なくとも1つのレベルシフタとを有する、前記デジタル論理、
誘導負荷を駆動するように構成される整合回路、
第1のハーフHブリッジであって、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、第1の電圧を受け取るように構成される第1のCMOSスイッチと、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、第2の電圧を受け取るように構成される第2のCMOSスイッチと、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、第3の電圧を受け取るように構成される第3のCMOSスイッチと、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、第4の電圧を受け取るように構成される第4のCMOSスイッチと、
を有する、前記第1のハーフHブリッジ、及び
第2のハーフHブリッジであって、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、前記第1の電圧を受け取るように構成される第5のCMOSスイッチと、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、前記第2の電圧を受け取るように構成される第6のCMOSスイッチと、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、前記第3の電圧を受け取るように構成される第7のCMOSスイッチと、
前記デジタル論理によって制御されるように結合され、前記整合回路に結合され、前記第4の電圧を受け取るように構成される第8のCMOSスイッチと、
を有する、前記第2のハーフHブリッジ、
を含む、装置。
IPC (2件):
FI (2件):
G11B5/09 311B
, H03K19/00 101Q
Fターム (6件):
5D031CC06
, 5J056AA04
, 5J056BB17
, 5J056BB18
, 5J056DD29
, 5J056DD53
引用特許:
出願人引用 (6件)
-
米国特許第6,285,221号
-
米国特許第7,408,313号
-
米国特許第7,656,111号
全件表示
前のページに戻る