特許

J-GLOBAL ID：201503000083460680

トランザクション属性を修正するためのメモリ領域オーダリング要求に関するコンプリータ知識の使用

発明者： ハーリマン,デイビッド
出願人/特許権者： インテル・コーポレーション
代理人 (2件)： 本城 雅則 ,  本城 吉子
公報種別：特許公報
出願番号（国際出願番号）：特願2013-175504
公開番号（公開出願番号）：特開2014-041618
特許番号：特許第5824488号
出願日： 2013年08月27日
公開日（公表日）： 2014年03月06日
請求項（抜粋）：

【請求項1】 ロジックを含む機器であって、前記ロジックは、 特定のトランザクションのパケットを1またはそれ以上のポイント・ツー・ポイントのシリアル・リンクからなるインターコネクトを介して受信し、前記特定のトランザクションは、リード・トランザクションを含み、前記特定のトランザクションは、特定の装置に関連し、かつ前記パケットは、リクエスタを認識するための要求パケットを含み、 リラックス・オーダリングが前記特定のトランザクションに適用することを示すために、オーダリング属性が前記要求パケット中に設定されたかどうかを認識し、 前記特定の装置がルート・コンプレックスの集積化されたエンドポイントであるかどうかに基づいて、リラックス・オーダリングを前記特定のトランザクションの完了に適用する機会を決定する、 ことを特徴とする機器。

IPC (3件)：

G06F 12/00 ( 200 6.01) ,  G06F 13/38 ( 200 6.01) ,  G06F 13/362 ( 200 6.01)

FI (3件)：

G06F 12/00 560 D ,  G06F 13/38 350 ,  G06F 13/362 520 A

引用特許：

出願人引用 (1件)

• トランザクション属性を修正するためのメモリ領域オーダリング要求に関するコンプリータ知識の使用
  公報種別：公開公報   出願番号：特願2009-237987   出願人：インテル・コーポレーション

審査官引用 (1件)

• トランザクション属性を修正するためのメモリ領域オーダリング要求に関するコンプリータ知識の使用
  公報種別：公開公報   出願番号：特願2009-237987   出願人：インテル・コーポレーション

引用文献：

出願人引用 (1件)

• PCI Express System Architecture, 2004, 174頁〜189頁,315頁〜328頁

審査官引用 (2件)

• PCI Express System Architecture, 2004, 174頁〜189頁,315頁〜328頁
• PCI Express System Architecture, 2004, 174頁〜189頁,315頁〜328頁