特許

J-GLOBAL ID：201503001246991944

半導体パッケージの製造方法

発明者： 盛田 浩介 ,  石坂 剛 ,  石井 淳 ,  志賀 豪士 ,  飯野 智絵
出願人/特許権者： 日東電工株式会社
代理人 (1件)： 特許業務法人 ユニアス国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-270084
公開番号（公開出願番号）：特開2015-126123
出願日： 2013年12月26日
公開日（公表日）： 2015年07月06日
要約：

【課題】 表面平滑性に優れた封止体を得ることが可能で、封止体の樹脂部分を研削する工程を省略できる半導体パッケージの製造方法を提供する。【解決手段】 支持板、上記支持板上に積層された仮固定材及び上記仮固定材上に仮固定された半導体チップを備えるチップ仮固定体、上記チップ仮固定体上に配置された熱硬化性樹脂シート、並びに90°Cの引張貯蔵弾性率が200MPa以上であり、上記熱硬化性樹脂シート上に配置されたセパレーターを備える積層体を加圧して、上記半導体チップ及び上記半導体チップを覆う上記熱硬化性樹脂シートを備える封止体を形成する工程を含む半導体パッケージの製造方法に関する。【選択図】 図1

請求項（抜粋）：

支持板、前記支持板上に積層された仮固定材及び前記仮固定材上に仮固定された半導体チップを備えるチップ仮固定体、前記チップ仮固定体上に配置された熱硬化性樹脂シート、並びに90°Cの引張貯蔵弾性率が200MPa以上であり、前記熱硬化性樹脂シート上に配置されたセパレーターを備える積層体を加圧して、前記半導体チップ及び前記半導体チップを覆う前記熱硬化性樹脂シートを備える封止体を形成する工程を含む半導体パッケージの製造方法。

IPC (2件)：

H01L 21/56 ,  H01L 23/12

FI (2件)：

H01L21/56 R ,  H01L23/12 501P

Fターム (4件)：

5F061AA01 ,  5F061BA07 ,  5F061CA26 ,  5F061CB13