高効率ビデオコーディングに基づくスケーラブルコーディングのための動きフィールドアップサンプリング

発明者： ,
出願人/特許権者：
代理人 (4件)：蔵田昌俊 , 福原淑弘 , 井関守三 , 奥村元宏
公報種別：公表公報
出願番号（国際出願番号）：特願2015-535757
公開番号（公開出願番号）：特表2015-532553
出願日： 2013年10月02日
公開日（公表日）： 2015年11月09日
要約：

いくつかの態様による、ビデオ情報をコーディングするための装置は、メモリユニットと、メモリユニットと通信しているプロセッサとを含む。メモリユニットは、第1の空間解像度を有する第1のレイヤと、第2の空間解像度を有する対応する第2のレイヤとに関連付けられたビデオ情報を記憶するように構成され、ここで、第1の空間解像度は第2の空間解像度よりも小さい。ビデオ情報は、少なくとも、第1のレイヤに関連付けられた動きフィールド情報を含む。プロセッサは、第1のレイヤに関連付けられた動きフィールド情報をアップサンプリングする。プロセッサは、さらに、第1のレイヤのアップサンプリングされたテクスチャピクチャに関連付けられたアップサンプリングされた動きフィールド情報を含むレイヤ間参照ピクチャを、インター予測のために使用されるべき参照ピクチャリストに追加する。プロセッサはビデオ情報を符号化または復号し得る。【選択図】図9

請求項（抜粋）：

ビデオ情報をコーディングするように構成された装置であって、第1の空間解像度を有する第1のレイヤと、第2の空間解像度を有する対応する第2のレイヤとに関連付けられたビデオ情報を記憶するように構成されたメモリユニットと、ここで、前記第1の空間解像度は前記第2の空間解像度よりも小さく、前記ビデオ情報は、少なくとも、前記第1のレイヤに関連する動きフィールド情報を含み、前記メモリユニットと通信しているプロセッサと、を備え、前記プロセッサは、前記第1のレイヤに関連付けられた前記動きフィールド情報をアップサンプリングすることと、前記第1のレイヤのアップサンプリングされたテクスチャピクチャに関連する前記アップサンプリングされた動きフィールド情報を含むレイヤ間参照ピクチャを参照ピクチャリストに追加することと、前記レイヤ間参照ピクチャの前記アップサンプリングされた動きフィールド情報に基づいて前記第2のレイヤの少なくとも一部分を予測することと、を行うように構成された、装置。

IPC (5件)：

H04N 19/33 , H04N 19/597 , H04N 19/103 , H04N 19/147 , H04N 19/176

FI (5件)：

H04N19/33 , H04N19/597 , H04N19/103 , H04N19/147 , H04N19/176

Fターム (24件)：

5C159LB15 , 5C159LC09 , 5C159MA00 , 5C159MA04 , 5C159MA05 , 5C159MA16 , 5C159MA17 , 5C159MA21 , 5C159MA32 , 5C159MC11 , 5C159MC38 , 5C159ME01 , 5C159NN01 , 5C159NN28 , 5C159PP03 , 5C159PP05 , 5C159PP06 , 5C159PP07 , 5C159SS20 , 5C159SS26 , 5C159UA02 , 5C159UA05 , 5C159UA16 , 5C159UA33

引用文献：

出願人引用 (2件)

Scalability Support in HEVC
Description of scalable video coding technology proposal by InterDigital Communications

審査官引用 (4件)

Scalability Support in HEVC
Description of scalable video coding technology proposal by InterDigital Communications
Scalability Support in HEVC

全件表示

前のページに戻る