特許

J-GLOBAL ID：201503004304778694

半導体記憶装置

発明者： 二山 拓也 ,  白川 政信 ,  阿部 健一
出願人/特許権者： 株式会社東芝
代理人 (11件)： 蔵田 昌俊 ,  福原 淑弘 ,  野河 信久 ,  峰 隆司 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  井上 正 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子
公報種別：公開公報
出願番号（国際出願番号）：特願2014-051934
公開番号（公開出願番号）：特開2015-176620
出願日： 2014年03月14日
公開日（公表日）： 2015年10月05日
要約：

【課題】動作性能を向上できる半導体記憶装置を提供する。【解決手段】実施形態の半導体記憶装置は、半導体基板の上方に積層された第1乃至第4メモリセルと、第1乃至第4メモリセルのゲートにそれぞれ接続された第1乃至第4ワード線と、第1乃至第4ワード線に電圧を印加するロウデコーダ112とを備える。ロウデコーダ112は、第1メモリセルへの書き込み動作時に、第1ワード線に第1プログラム電圧を印加し、第2メモリセルへの書き込み動作時に、第2ワード線に前記第1プログラム電圧を印加し、第3メモリセルへの書き込み動作時に、第3ワード線に第2プログラム電圧を印加し、第4メモリセルへの書き込み動作時に、第4ワード線に前記第2プログラム電圧を印加する。第2プログラム電圧は第1プログラム電圧より電圧が高い。【選択図】図13

請求項（抜粋）：

半導体基板の上方に積層された第1及び第2メモリセルと、 前記第1及び第2メモリセルの上方に積層された第3及び第4メモリセルと、 前記第1乃至第4メモリセルのゲートにそれぞれ電気的に接続された第1乃至第4ワード線と、 前記第1乃至第4ワード線に電圧を印加するロウデコーダと を具備し、前記ロウデコーダは、前記第1メモリセルへの書き込み動作時に、前記第1ワード線に第1プログラム電圧を印加し、前記第2メモリセルへの書き込み動作時に、前記第2ワード線に前記第1プログラム電圧を印加し、 前記第3メモリセルへの書き込み動作時に、前記第3ワード線に第2プログラム電圧を印加し、前記第4メモリセルへの書き込み動作時に、前記第4ワード線に前記第2プログラム電圧を印加し、前記第2プログラム電圧は前記第1プログラム電圧より電圧が高い ことを特徴とする半導体記憶装置。

IPC (7件)：

G11C 16/02 ,  G11C 16/06 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792

FI (8件)：

G11C17/00 611E ,  G11C17/00 611A ,  G11C17/00 641 ,  G11C17/00 613 ,  G11C17/00 633B ,  G11C17/00 633D ,  H01L27/10 434 ,  H01L29/78 371

Fターム (64件)：

5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125DA09 ,  5B125DB08 ,  5B125DB09 ,  5B125DB12 ,  5B125DB17 ,  5B125DB18 ,  5B125DB19 ,  5B125DD05 ,  5B125DD08 ,  5B125EA05 ,  5B125EB10 ,  5B125EC06 ,  5B125EG08 ,  5B125EG14 ,  5B125EG17 ,  5B125FA01 ,  5B125FA02 ,  5B225BA02 ,  5B225BA19 ,  5B225CA01 ,  5B225DA09 ,  5B225DB08 ,  5B225DB09 ,  5B225DB22 ,  5B225DB27 ,  5B225DB28 ,  5B225DB29 ,  5B225DD05 ,  5B225DD08 ,  5B225EA05 ,  5B225EB10 ,  5B225EC06 ,  5B225EG08 ,  5B225EG14 ,  5B225EG17 ,  5B225FA01 ,  5B225FA02 ,  5F083EP17 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP48 ,  5F083EP49 ,  5F083EP76 ,  5F083ER22 ,  5F083GA10 ,  5F083JA02 ,  5F083JA03 ,  5F083JA39 ,  5F083JA40 ,  5F083ZA21 ,  5F101BA42 ,  5F101BA45 ,  5F101BB02 ,  5F101BB08 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BE07 ,  5F101BF05

引用特許：

審査官引用 (3件)

• 3次元積層型不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願2008-271279   出願人：株式会社東芝
• 不揮発性半導体記憶装置及びその駆動方法
  公報種別：公開公報   出願番号：特願2009-251891   出願人：株式会社東芝
• 不揮発性メモリ装置およびその動作方法
  公報種別：公開公報   出願番号：特願2011-187344   出願人：エスケーハイニックス株式会社