特許

J-GLOBAL ID：201503004409904148

電子デバイスの製造方法

発明者： 菅原 淳 ,  大峡 秀隆 ,  田中 信介 ,  奈良 弘務 ,  丹 博樹
出願人/特許権者： パイオニア株式会社 ,  東北パイオニア株式会社
代理人 (2件)： 特許業務法人 英知国際特許事務所 ,  小橋 立昌
公報種別：再公表公報
出願番号（国際出願番号）：JP2012058014
公開番号（公開出願番号）：WO2013-145139
出願日： 2012年03月27日
公開日（公表日）： 2013年10月03日
要約：

素子3が形成された基板1上にALD成膜法などで被覆膜4を形成するに際して、簡易な工程で部分的に被覆膜4を除去する。基板1上の一部を部分被覆部材2で被覆する工程と、基板1上に素子3を形成する工程と、素子3及び部分被覆部材2を覆うように基板1上に被覆膜4を成膜する工程と、部分被覆部材2上の被覆膜4にクラック4Aを形成する工程を除去する工程を有する。

請求項（抜粋）：

基板上の一部を部分被覆部材で被覆する工程と、 前記基板上に素子を形成する工程と、 前記素子及び前記部分被覆部材を覆うように前記基板上に被覆膜を成膜する工程と、 前記部分被覆部材上の前記被覆膜にクラックを形成する工程とを有することを特徴とする電子デバイスの製造方法。

IPC (6件)：

H05B 33/10 ,  H01L 51/50 ,  H05B 33/04 ,  H05B 33/12 ,  H05B 33/22 ,  H05B 33/06

FI (6件)：

H05B33/10 ,  H05B33/14 A ,  H05B33/04 ,  H05B33/12 B ,  H05B33/22 Z ,  H05B33/06

Fターム (19件)：

3K107AA01 ,  3K107BB01 ,  3K107BB02 ,  3K107CC23 ,  3K107CC36 ,  3K107CC45 ,  3K107DD38 ,  3K107DD89 ,  3K107DD92 ,  3K107DD97 ,  3K107EE46 ,  3K107FF02 ,  3K107FF15 ,  3K107GG02 ,  3K107GG07 ,  3K107GG08 ,  3K107GG12 ,  3K107GG28 ,  3K107GG52