特許
J-GLOBAL ID：201503005320273396
メモリ検査装置、メモリ検査方法及びメモリ検査プログラム
発明者：
,
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：特許公報
出願番号（国際出願番号）：特願2012-225318
公開番号（公開出願番号）：特開2014-078296
特許番号：特許第5794965号
出願日： 2012年10月10日
公開日（公表日）： 2014年05月01日
請求項（抜粋）：
【請求項1】 アドレスを直接指定するシリアルアクセス方式のメモリと、該メモリの想定最小容量から想定最大容量までのメモリ容量とアクセスコマンド長とアドレス長のビット数k(kは自然数)との対応関係を参照するメモリ容量判定部と、を備えた製品に適用可能に構成されるメモリ検査装置であって、
前記メモリの良否を判定するメモリ良否判定部を備え、
前記製品の前記メモリ容量判定部は、
前記メモリの想定最小容量から判定を開始する開始工程と、
前記メモリの第2k-1-1番目のアドレスである第1のアドレスに第1の識別データを書き込み、該第1の識別データが前記第1のアドレスに書き込まれたことを確認する第1の工程と、
前記第1の工程における前記確認によりエラーが出る場合には、前記第1の工程を行ったメモリの2倍のメモリ容量が前記想定最大容量より大きいか否かを判定する第2の工程と、
前記第2の工程の前記判定により、
前記2倍のメモリ容量が前記想定最大容量より大きい場合には異常であると判定し、
または、前記2倍のメモリ容量が前記想定最大容量以下の場合には前記アクセスコマンド長を長くして前記第1の工程に戻り、前記第1の工程における前記確認によりエラーが出なくなるかまたは異常であると判定されるまで、前記第1及び第2の工程を繰り返す第3の工程と、
前記第1の工程における前記確認によりエラーが出ない場合には、第2k-1番目のアドレスである第2のアドレスに第2の識別データを書き込み、該第2の識別データが書き込まれたことを確認する第4の工程と、
前記第1のアドレスから読み出した識別データと前記第2のアドレスから読み出した識別データが等しい場合にはメモリ容量値を2k-1と判定し、異なる場合にはメモリ容量値を2kと判定する第5の工程と、
前記第3の工程において異常であると判定した後、または前記第5の工程においてメモリ容量値を判定した後に判定を終了する終了工程と、を行い、
前記メモリ良否判定部は、前記判定したメモリ容量値またはメモリ異常に基づいて前記メモリの良否を判定することを特徴とするメモリ検査装置。
IPC (2件)：
G06F 12/06 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
G06F 12/06 510 C
, G06F 12/00 597 U
