特許

J-GLOBAL ID：201503009747106798

半導体装置

発明者： 賀屋 秀介 ,  田村 亮祐 ,  石井 宏辰 ,  高木 啓史
出願人/特許権者： 古河電気工業株式会社
代理人 (2件)： 酒井 宏明 ,  田代 至男
公報種別：公開公報
出願番号（国際出願番号）：特願2014-048117
公開番号（公開出願番号）：特開2015-173181
出願日： 2014年03月11日
公開日（公表日）： 2015年10月01日
要約：

【課題】高温環境下における特性の低下が抑制された半導体装置を提供すること。【解決手段】ノーマリーオン型の電界効果トランジスタである第1トランジスタと、ノーマリーオフ型の電界効果トランジスタである第2トランジスタと、を備え、前記第1トランジスタのソース電極と前記第2トランジスタのドレイン電極とが電気的に接続し、前記第1トランジスタのゲート電極と前記第2トランジスタのソース電極とが電気的に接続し、前記第1トランジスタのゲート電極と前記第2トランジスタのソース電極との間に設けられ、前記第1トランジスタのゲート電極の電位が前記第2トランジスタのソース電極の電位よりも高くなるように値が設定された第1電圧が入力される電圧入力部をさらに備える半導体装置。【選択図】図1

請求項（抜粋）：

ノーマリーオン型の電界効果トランジスタである第1トランジスタと、 ノーマリーオフ型の電界効果トランジスタである第2トランジスタと、 を備え、 前記第1トランジスタのソース電極と前記第2トランジスタのドレイン電極とが電気的に接続し、 前記第1トランジスタのゲート電極と前記第2トランジスタのソース電極とが電気的に接続し、 前記第1トランジスタのゲート電極と前記第2トランジスタのソース電極との間に設けられ、前記第1トランジスタのゲート電極の電位が前記第2トランジスタのソース電極の電位よりも高くなるように値が設定された第1電圧が入力される電圧入力部をさらに備えることを特徴とする半導体装置。

IPC (7件)：

H01L 21/823 ,  H01L 27/06 ,  H01L 27/095 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H02M 1/00

FI (4件)：

H01L27/06 102A ,  H01L29/80 E ,  H01L29/80 H ,  H02M1/00 R

Fターム (26件)：

5F048AA07 ,  5F048AC09 ,  5F048AC10 ,  5F048BA01 ,  5F048BA14 ,  5F048BF16 ,  5F102GA02 ,  5F102GA05 ,  5F102GA14 ,  5F102GA17 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR12 ,  5F102GS01 ,  5F102GT01 ,  5H740AA04 ,  5H740BA12 ,  5H740BB01 ,  5H740BC01 ,  5H740BC02