特許

J-GLOBAL ID：201503009829265206

半田付け方法

発明者： 阿部 友紀
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願2013-263239
公開番号（公開出願番号）：特開2015-119122
出願日： 2013年12月20日
公開日（公表日）： 2015年06月25日
要約：

【課題】プリント基板の配線パターンが密集している所に、複数のリード端子を有する実装部品をフロー半田付けする場合でも、良好な半田上がりの状態が得られる半田付け方法を提供する。【解決手段】本発明の半田付け方法は、複数のスルーホールを有するとともに前記複数のスルーホールが設けられたスルーホール形成領域を挟んでその外側にそれぞれダミースルーホールを有するプリント基板に、前記複数のスルーホールに対応した複数のリード端子を有する実装部品と前記ダミースルーホールに対応したダミー端子を有するダミー部品とを熱伝導体で挟持した状態で配置する部品配置工程と、前記プリント基板と前記実装部品と前記ダミー部品とをフロー半田付けにより半田付けするフロー半田工程と、からなる。【選択図】図4

請求項（抜粋）：

複数のスルーホールを有するとともに前記複数のスルーホールが設けられたスルーホール形成領域を挟んでその外側にそれぞれダミースルーホールを有するプリント基板に、前記複数のスルーホールに対応した複数のリード端子を有する実装部品と前記ダミースルーホールに対応したダミー端子を有するダミー部品とを熱伝導体で挟持した状態で配置する部品配置工程と、 前記プリント基板と前記実装部品と前記ダミー部品とをフロー半田付けにより半田付けするフロー半田工程と、からなることを特徴とする半田付け方法。

IPC (1件)：

H05K 3/34

FI (3件)：

H05K3/34 506B ,  H05K3/34 501B ,  H05K3/34 509

Fターム (9件)：

5E319AA02 ,  5E319AB01 ,  5E319AC02 ,  5E319AC20 ,  5E319BB01 ,  5E319CC23 ,  5E319CD11 ,  5E319CD60 ,  5E319GG03