特許
J-GLOBAL ID：201503012770692859
マルチバンクLLRバッファを含むデインターリーブ機構
発明者：
,
,
,
,
出願人/特許権者：
代理人 (4件)：
蔵田 昌俊
, 福原 淑弘
, 井関 守三
, 奥村 元宏
公報種別：特許公報
出願番号（国際出願番号）：特願2013-147120
公開番号（公開出願番号）：特開2013-255244
特許番号：特許第5801353号
出願日： 2013年07月12日
公開日（公表日）： 2013年12月19日
請求項（抜粋）：
【請求項1】 LLR(対数尤度比)値をデインターリーブする方法において、
(a)複数のDRP(デインターリーブされたリオーダ物理)アドレスを生成することと、ここにおいて、前記生成することが、
各リオーダ・インデックスが複数のアドレスビットを含む、リオーダ・インデックスのストリームを生成することと、
各リオーダ・インデックスを、前記リオーダ・インデックスの第2のアドレスビットをシフトすることによって、および前記リオーダ・インデックスの第1のアドレスビットをシフトされないままにすることによって、対応するDRPアドレスに変換することと、
を含み、
(b)対応する複数のLLR(対数尤度比)値をマルチバンク・メモリに同時に書き込むために前記DRPアドレスを使用することであって、前記マルチバンク・メモリが複数のバンクを備え、2つ以上のLLR値が一度に前記マルチバンク・メモリの各バンクに書き込まれることがない、前記DRPアドレスを使用することと、及び
(c)前記複数のLLR値がデインターリーブ順序を有するように、前記複数のLLR値を前記マルチバンク・メモリから読み取ることと、
を備え、前記DRPアドレスがPBRI(切り詰めビット・リバーサル・インターリーブ)アドレスである方法。
IPC (2件)：
H03M 13/27 ( 200 6.01)
, H04L 1/00 ( 200 6.01)
