特許

J-GLOBAL ID：201503013167548170

半導体装置及びその製造方法

発明者： 桑澤 和伸
出願人/特許権者： セイコーエプソン株式会社
代理人 (2件)： 上柳 雅誉 ,  渡辺 和昭
公報種別：公開公報
出願番号（国際出願番号）：特願2013-212634
公開番号（公開出願番号）：特開2015-076543
出願日： 2013年10月10日
公開日（公表日）： 2015年04月20日
要約：

【課題】ゲート電極とソースコンタクトホールまたはドレインコンタクトホールとの距離を短くして単位面積あたりの駆動能力を向上させた半導体装置の製造方法を提供する。【解決手段】N-型ウェルと、P型ボディー拡散層14と、ゲート絶縁膜12と、ゲート電極17a,17bを具備する半導体装置を形成し、ゲート電極をマスクとして不純物イオンを注入することで、N+型ソース拡散層18をP型ボディー拡散層14内に自己整合的に形成し、且つN+型ドレイン拡散層19をN-型ウェル内に形成し、ゲート電極の側壁にサイドウォール28を形成し、サイドウォールをマスクとして不純物イオンをN+型ソース拡散層18に注入することで、P型ボディー拡散層14に接続されたP+型ボディーコンタクト領域32を自己整合的に形成する製造方法である。【選択図】図1

請求項（抜粋）：

半導体層に形成された第1導電型の第1拡散層と、 前記第1拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、を具備する半導体装置を形成し、 前記ゲート電極をマスクとして第2導電型の不純物イオンを前記第1拡散層及び前記半導体層に注入することで、第2導電型の第2拡散層を前記ゲート電極のチャネル長方向の一方側の前記第1拡散層内に形成し、且つ第2導電型の第3拡散層を前記ゲート電極のチャネル長方向の他方側の前記半導体層内に形成し、 前記ゲート電極の側壁にサイドウォールを形成し、 前記サイドウォールをマスクとして第1導電型の不純物イオンを前記第2拡散層に注入することで、前記第1拡散層に接続された第1導電型の第4拡散層を形成する製造方法であり、 前記第2拡散層は、前記ゲート電極によって自己整合的に形成され、 前記第4拡散層は、前記サイドウォールによって自己整合的に形成され、 前記第2拡散層はソース領域であり、前記第3拡散層はドレイン領域である ことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/336 ,  H01L 29/78

FI (1件)：

H01L29/78 301D

Fターム (20件)：

5F140AA30 ,  5F140AC21 ,  5F140BA01 ,  5F140BD19 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BG08 ,  5F140BG14 ,  5F140BH30 ,  5F140BH43 ,  5F140BH47 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BK13 ,  5F140BK21 ,  5F140BK40 ,  5F140CB01