特許
J-GLOBAL ID：201503014847904449

遅延ロックループをロックするための方法

発明者：
ショーン サールズ

ショーン サールズ について


出願人/特許権者：
アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド について


代理人 (3件)： 早川 裕司 ,  佐野 良太 ,  村雨 圭介
公報種別：公表公報
出願番号（国際出願番号）：特願2014-550334
公開番号（公開出願番号）：特表2015-508599
出願日： 2012年12月18日
公開日（公表日）： 2015年03月19日
要約：
遅延線を基準クロックに同期させるための方法および装置は、基準クロックに基づいてクロック入力信号を受信し、制御調整に従って遅延エッジ信号を出力する遅延線を含む。インジェクタは、基準クロックの第1の立ち上がりエッジを受信し、第1のトリガに応答して、クロック入力信号を遅延線に送信する。シンクロナイザは、立ち上がりエッジが遅延線を通過したことを判定し、この判定に応答して、インジェクタへ第2のトリガを送信して、クロック入力信号の次の単一立ち下がりエッジを遅延線に送信する。電荷ポンプは、遅延エッジ信号とインジェクタから送信された基準エッジ信号とのタイミング差を決定する。電荷ポンプは、制御信号を遅延線に送信して、タイミング差に基づいて遅延線の遅延設定を調整する。【選択図】図5
請求項（抜粋）：
基準クロックに基づいてクロック入力信号を受信し、制御信号の調整に従って遅延エッジ信号を出力するように構成された遅延線と、 前記基準クロックの立ち上がりエッジを受信し、トリガに応答して、前記クロック入力信号の単一立ち上がりエッジを前記遅延線に送信し、かつ、前記基準クロックの周期の所定の単位で遅延された基準エッジ信号の立ち上がりエッジを生成するように構成されたインジェクタと、 前記立ち上がりエッジが前記遅延線を通過したことを判定し、この判定に応答して、前記インジェクタへ第2のトリガを送信して、前記クロック入力信号の次の単一立ち下がりエッジを前記遅延線に送信するように構成されたシンクロナイザと、 前記遅延エッジ信号からの立ち上がりエッジのタイミングを前記基準エッジ信号の立ち上がりエッジのタイミングと比較することによってタイミング差を計算し、前記制御信号を前記遅延線に送信して、前記タイミング差に基づいて前記遅延線の遅延設定を減少または増加させるように構成された電荷ポンプと、を備える、遅延ロックループ。
IPC (3件)：
H03L 7/081 ,  H03L 7/10 ,  H03K 5/131
FI (3件)：
H03L7/08 J ,  H03L7/10 A ,  H03K5/13 A
Fターム (16件)：
5J001AA11 ,  5J001BB05 ,  5J001BB08 ,  5J001BB12 ,  5J001CC03 ,  5J001DD09 ,  5J106AA05 ,  5J106CC21 ,  5J106CC30 ,  5J106CC59 ,  5J106DD08 ,  5J106DD32 ,  5J106GG10 ,  5J106GG18 ,  5J106KK03 ,  5J106KK12
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM